CS238816B1 - EXCLUSIVE - NOR function circuit - Google Patents
EXCLUSIVE - NOR function circuit Download PDFInfo
- Publication number
- CS238816B1 CS238816B1 CS819062A CS906281A CS238816B1 CS 238816 B1 CS238816 B1 CS 238816B1 CS 819062 A CS819062 A CS 819062A CS 906281 A CS906281 A CS 906281A CS 238816 B1 CS238816 B1 CS 238816B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- input
- output
- resistor
- gate
- exclusive
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Abstract
Vynález sa týká zapojenia obvodu s funkciou EXCLUSIVE — NOR realizovaného jedným dvojvstupovým hradlom DTL, jedným negátorom a štyrmi pasivnými súčiastkami.The invention relates to a circuit with an EXCLUSIVE — NOR function implemented with one two-input DTL gate, one negator and four passive components.
Description
Vynález sa týká obvodu funkcie EXCLUSIVE — NOR zostaveného z dvojvstupového hradla DTL, negátora a štyroch pasivných súčiastok.The invention relates to an EXCLUSIVE-NOR function circuit composed of a dual-input DTL gate, a negator and four passive components.
K vytvoreniu funkcie EXCLUSIVE — NOR reallzovanej samotnými obvodmi DTL sú potřebné štyri dvojvstupové hradlá a jeden neg4átor. Pri použití špeciálneho obvodu TTL sú potřebné ďalšie obvody pre převod z úrovně DTL na TTL a obrátene. Pri rozsiahlejšej aplikácií narastá počet puzdier, cena i spotřeba elektrickej energie.To create the EXCLUSIVE - NOR function implemented by the DTL circuits themselves, four two-input gates and one neg4ator are required. When using a special TTL circuit, additional circuits are needed to convert from DTL to TTL and vice versa. With larger applications, the number of cases, price and power consumption increase.
Uvedené nedostatky odstraňuje zapojenie obvodu funkcie EXCLUSIVE — NOR, ktorého podstata spočívá v tom, že k prvému vstupu je připojený prvý rezistor, k druhému vstupu druhý rezistor, pričom opačné konce obidvoch rezistorov sú spolu spojené a připojené na katodu Zenerovej diody a na prvý vstup dvojvstupového hradla s funkciou logického súčinu. Jeho druhý vstup je spojený s výstupom negátora, ktorého vstup je připojený na anódu Zenerovej diody a súčasne cez třetí rezistor na záporný pól napájacieho napatia. Výstup hradla s funkciou logického súčinu je súčasne výstupom celého obvodu.The above-mentioned drawbacks are eliminated by the connection of the EXCLUSIVE-NOR function circuit, which consists in that a first resistor is connected to the first input, a second resistor is connected to the second input, the opposite ends of both resistors are connected together and connected to the Zener diode and gates with logic function. Its second input is connected to the output of the negator, the input of which is connected to the anode of the Zener diode and simultaneously through the third resistor to the negative pole of the supply voltage. The gate output with logic function is also the output of the whole circuit.
Výhodou zapojenia je, že umožňuje realizovat obvod funkcie EXCLUSIVE — NOR iba s jedným dvojvstupovým hradlom, jedným negátorom a štyrmi pasivnými súčiastkami pri polovičnoin prúdovom odbere.The advantage of the circuit is that it enables to realize the circuit of the function EXCLUSIVE - NOR with only one double-input gate, one negator and four passive components at half-current consumption.
Na pripojenom výkrese je nakreslený příklad zapojenia podfa vynálezu. K prvému vstupu a je připojený prvý rezistor Rl, k druhému vstupu b druhý rezistor R2, pričom opačné konce obidvoch rezistorov Rl, R2 sú spolu spojené a připojené na katodu Zenerovej diody ZD a na prvý vstup hradla H s funkciou logického súčinu. Jeho druhý vstup je spojený s výstupom negátora N, ktorého vstup je připojený na anódu Zenerovej diody ZD a súčasne cez třetí rezistor R3 na záporný pól napájacieho napatia. Výstup hradla H s funkciou logického súčinu je súčasne výstupom Y celého obvodu.An example of a wiring according to the invention is shown in the attached drawing. A first resistor R1 is connected to the first input a, a second resistor R2 is connected to the second input b, the opposite ends of the two resistors R1, R2 are connected and connected to the cathode of the Zener diode ZD and to the first gate input H with logic function. Its second input is connected to the output of the negator N, the input of which is connected to the anode of the Zener diode ZD and simultaneously through the third resistor R3 to the negative pole of the supply voltage. The output of the gate H with the function of the logic product is simultaneously the output Y of the whole circuit.
Funkcia zapojenia je nasledujúca. Pri signáloch úrovně H na obidvoch vstupoch a, b je napatie na vstupe negátora N nad jeho rozhodovacou napaťovou úrovňou a vzniklé napátie úrovně L na výstupe negátora N uvedie výstup Ϋ hradla H s funkciou logického súčinu do úrovně H. Pri nesúhlase logických úrovní na vstupoch a, b je napatie na vstupe hradla H s funkciou logického súčinu spojeného s rezistormi Rl, R2 spo1'ahlivo nad jeho rozhodovacou napaťovou úrovňou, ale zásluhou Zenerovej diody ZD je napatie na vstupe negátora N bezpečne pod jeho rozhodovacou úrovňou a výstup negátora N má úroveň H. Obidva vstupy hradla H s funkciou logického súčinu sú na úrovni H a výstup Y obvodu má úroveň L. Pri signáloch L na obidvoch vstupoch a, b je cez rezistory Rl, R2 spojený vstup hradla H s funkciou logického súčinu na úroveň L a výstup Y má úroveň H.The wiring function is as follows. For H level signals at both inputs a, b, the voltage at the input of negator N is above its decision voltage level and the resulting voltage level L at the output of negator N brings the output Ϋ of the gate H with the logic product to H. , b is the voltage at the gate input H with the logic function associated with resistors R1, R2 reliably above its decision voltage level, but due to the Zener diode ZD the voltage at the input of the negator N is safely below its decision level and the negator output N is H Both gate H inputs with logic function are at H level and circuit Y output is level L. For L signals at both inputs a, b, gate H input is connected to L level and output Y via resistors R1, R2. has level H.
Rezistory Rl, R2 sú zhodných hodnot, vefkosť tretieho rezistora R3 a napatie Zenerovej diody ZD sa volí tak, aby v rozsahu změny napájacieho napatia bol pri nesúhlase logických úrovní na vstupoch a, b negátor N v nevybudenom stave.The resistors R1, R2 are of equal value, the size of the third resistor R3 and the voltage of the Zener diode ZD are selected so that, in the range of the supply voltage variation, the negator N is in an unexcited state at the mismatch of logical levels.
Prevodná vstupno-výstupná charakteristika hradiel DTL umožňuje svojou strmosťou pri stabilizovanom napájacom napatí realizáciu bez výběru súčiastok.The transient input / output characteristic of the DTL gate allows its realization without the selection of components at a stabilized supply voltage.
Zapojenie je vhodné například pre realizáciu viacúrovňového majoritného zálohovania výstupov riadiacich automatov alebo počítačov riešených obvodmi DTL.The connection is suitable, for example, for realization of multi-level majority backup of outputs of control machines or computers solved by DTL circuits.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS819062A CS238816B1 (en) | 1981-12-07 | 1981-12-07 | EXCLUSIVE - NOR function circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS819062A CS238816B1 (en) | 1981-12-07 | 1981-12-07 | EXCLUSIVE - NOR function circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS906281A1 CS906281A1 (en) | 1985-05-15 |
| CS238816B1 true CS238816B1 (en) | 1985-12-16 |
Family
ID=5441920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS819062A CS238816B1 (en) | 1981-12-07 | 1981-12-07 | EXCLUSIVE - NOR function circuit |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS238816B1 (en) |
-
1981
- 1981-12-07 CS CS819062A patent/CS238816B1/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CS906281A1 (en) | 1985-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4276488A (en) | Multi-master single-slave ECL flip-flop | |
| AU6392686A (en) | Digital intergrated circuit | |
| US4032800A (en) | Logic level conversion system | |
| GB1366772A (en) | Field effect transistor inverter circuits | |
| US4618849A (en) | Gray code counter | |
| KR102674336B1 (en) | Clock generation circuits and latches that use them, and arithmetic devices | |
| US4644185A (en) | Self clocking CMOS latch | |
| GB2076245A (en) | Emitter-coupled logic circuits | |
| GB1249762A (en) | Improvements relating to priority circuits | |
| GB2103042A (en) | Electronic control circuit for a bistable relay | |
| CS238816B1 (en) | EXCLUSIVE - NOR function circuit | |
| US3829711A (en) | Shift registers | |
| US3515901A (en) | Nand/nor circuit | |
| US3984702A (en) | N-bit register system using CML circuits | |
| KR920018640A (en) | LCD driving circuit | |
| US3017093A (en) | Electrical counting | |
| DE69222798D1 (en) | Counter circuit | |
| US3437840A (en) | Gated storage elements for a semiconductor memory | |
| US3067339A (en) | Flow gating | |
| JPS59225422A (en) | Bidirectional bus buffer | |
| US3582682A (en) | Data bus transfer system | |
| SU1670684A1 (en) | Device for comparison of two binary numbers | |
| SU1599970A1 (en) | D flip-flop | |
| KR100282420B1 (en) | Input buffer circuit | |
| KR930010940B1 (en) | Input recognition circuit |