CS236578B1

CS236578B1 - Circuit connection for speeding up data transmition from processor into operational store

Info

Publication number: CS236578B1
Application number: CS837978A
Authority: CS
Inventors: Zdenek Bezdek; Josef Kelbler
Original assignee: Zdenek Bezdek; Josef Kelbler
Priority date: 1983-10-28
Filing date: 1983-10-28
Publication date: 1985-05-15
Also published as: CS797883A1

Abstract

Řešení se týká oboru počítačové techniky a řeší úkol zvýšení výkonu počítače. Tento úkol řeší tím, že používá vysílače dat procesoru, registru dat a vysílače dat organizátoru, registru dat a vysílače dat operační paměti, které jsou připojeny na společnou sběrnici. Řadič organizátoru pomocí registru masky zápisu zajistí sečtení dat vysílaných z procesoru s daty, která jsou vysílaná z registru dat organizátoru a tato data posílá do registru dat operační paměti. Zapojení podle vynálezu lze využít ve ve všech počítačích, které mají řešený přenos dat mezi operačním procesorem, řadičem hlavní paměti a vlastní hlavní pamětí jedinou společnou sběrnicí.The invention relates to the field of computer technology and solves the task of increasing computer performance. This solves the task by using processor data transmitters data register and organizer data transmitter data register and operational data transmitter memory that are connected to a common bus. Organizer Controller Using Registry the write masks will add up the data transmitted from a processor with data that is being transmitted from the organizer data register and sends this data into the memory data register. The inventive circuitry can be utilized in the invention on all computers that have a transmission between the processor and the controller main memory and own main memory only common bus.

Description

Vynález se týká zapojení obvodů pro urychlení přenosu dat z procesoru do operační paměti Dosavadní známá zapojení obvodů pro přenos dat z procesoru do operační pamětí využívají pro zformováni nového obsahu jedné adresy paměti při přenosu neúplné dávky dat registr, do něhož je nejprve naplněna nezměněná část dat z operační paměti a pak s časovým zpožděním měněná část dat z procesoru.The present invention relates to circuitry for accelerating the transfer of data from the processor to the operating memory The prior art circuitry for transferring data from the processor to the operating memory utilizes a register to form new contents of a single memory address when transferring an incomplete batch of data. memory, and then with a time delay the changed part of the data from the processor.

Teprve pak je obsah tohoto registru najednou zapsán do operační paměti. Tento registr je bud součástí procesoru nebo součástí řídicích obvodů operační paměti. V obou případech dochází k časovým ztrátám následkem dvojího zápisu do registru.Only then the contents of this register are written to the operating memory. This register is either part of the processor or part of the operating memory control circuits. In both cases, time loss occurs as a result of double writing to the register.

Tuto nevýhodu odstraňuje zapojení obvodů pro přenos dat z procesoru do operační paměti podle vynálezu, jehož podstata spočívá v tom, že výstup registru masky zápisu je spojen s prvním vstupem vysílačů dat procesoru a s prvním vstupem registru dat a vysílačů dat organizátoru.This disadvantage is overcome by the connection of data transfer circuits from the processor to the operating memory according to the invention, characterized in that the output of the write mask register is connected to the first input of the processor data transmitters and to the first input of the data register and organizer data transmitters.

První výstup řadiče organizátoru je spojen s druhým vstupem vysílačů dat procesoru a zároveň s druhým vstupem registru dat a vysílačů dat organizátoru. Druhý yýstup řadiče organizátoru je spojen s prvním vstupem registru dat a vysílačů dat operační paměti.The first output of the organizer controller is coupled to the second input of the processor data transmitters and at the same time to the second input of the organizer data register and data transmitters. The second output of the organizer controller is associated with the first input of the data register and the data memory transmitters.

Výstup vysílačů dat procesoru je spojen s prvním vstupem sběrnice, jejíž druhý vstup je spojen s výstupem registru dat a vysílačů dat organizátoru a třetí vstup téže sběrnice je spojen s výstupem registru dat a vysílačů dat operační paměti.The output of the processor data transmitters is connected to a first bus input, the second input of which is connected to the data register and organizer data transmitter output, and the third input of the same bus is connected to the output of the data register and data memory transmitters.

První výstup sběrnice je spojen se třetím vstupem registru dat a vysílačů dat organizátoru. Druhý výstup sběrnice je spojen s druhým vstupem registru dat a vysílačů dat operační paměti.The first bus output is connected to the third input of the organizer data register and data transmitters. The second bus output is coupled to the second input of the data register and the data memory transmitters.

Zapojení obvodů pro přenos dat z procesoru do operační paměti podle vynálezu odstraňuje nutnost dvojího zápisu dat do registru tím, že novou informaci skládá přímo na sběrnicijodkud je rovnou zapisována do operační paměti. Tím se zvýší rychlost přenosu dat z procesoru do paměti a tím i výkon celého systému.The connection of data transfer circuits from the processor to the operating memory of the present invention eliminates the need to write data to the register twice by storing the new information directly on the bus from where it is written directly to the operating memory. This will increase the speed of data transfer from the processor to the memory and thus the performance of the whole system.

Na připojeném výkresu je znázorněno jedno z možných zapojení obvodů pro urychlení přenosu dat z procesoru do operační paměti podle vynálezu.The attached drawing illustrates one possible circuitry for speeding up the transfer of data from the processor to the memory of the present invention.

Výstup i 1 registru £ masky zápisu je spojen s prvním vstupem vysílačů £ dat procesoru a s prvním vstupem registru 3 dat a vysílačů dat organizátoru. První výstup 41 řadiče £ orga nizátoru je spojen s druhým vstupem vysílačů £ dat procesoru a s druhým vstupem registru 2 dat a vysílačů dat organizátoru.The output of the write mask register 1 is connected to the first input of the processor data transmitters 6 and to the first input of the organizer data registers 3 and the data transmitters. The first output 41 of the organizer controller 6 is connected to the second input of the processor data transmitters 6 and to the second input of the data register 2 and the organizer data transmitters.

Druhý výstup 42 řadiče organizátoru £ je spojen s prvním vstupem registru £ dat a vysílačů dat operační paměti. Výstup 21 vysílačů £ dat procesoru je spojen s prvním vstupem sběr nice 6, jejíž první výstup 61 je spojen se třetím vstupem registru 2 dat a vysílačů dat organizátoru a druhý výstup 62 sběrnice £ je spojen s druhým vstupem registru 2 dat ^a vysílačů dat operační paměti, jejíž výstup 51 je spojen s třetím vstupem sběrnice £. Výstup 31 regist ru 3 dat a vysílačů dat organizátoru je spojen s druhým vstupem sběrnice £.The second output 42 of the organizer controller 8 is coupled to the first input of the data register 6 and the data memory transmitters. Output 21 of transmitter £ data processor is connected to first input collection Nice 6, the first output 61 is connected to the third input register 2 of data transmitters and data organizer, and a second outlet 62 bus £ is connected to the second input register 2 of data transmitters ^and data RAM whose output 51 is connected to the third bus input. The output 31 of the organizer data register 3 and data transmitters is connected to the second bus input.

Data čtená z přepisované adresy operační paměti jsou vedena z výstupu 51 registru 2 dat a vysílačů dat operační paměti na třetí vstup sběrnice £ a z jejího prvního výstupu 61 do třetího vstupu registru 2 dat ^a vysílačů dat organizátoru, kde jsou zapsána.Data read from the rewriting of memory are routed from the output register 51 2 data transmitters and data memory on a third input bus £ from its first output 61 to a third input register 2 data transmitters ^and organizer data where they are registered.

Z výstupu 11 registru £ masky zápisu postupuje maska na první vstup vysílačů £ dat procesoru a na první vstup registru 2 dat ^a vysílačů dat organizátoru. Z prvního výstupu 41 řadiče £ organizátoru je přiveden otevírací signál do druhého vstupu vysílačů £ dat procesoru a druhého vstupu registru £ dat a vysílačů dat organizátoru.From the output 11 of the write mask register 11, the mask proceeds to the first input of the processor data transmitters 6 and to the first input of the data register 2 ^{and the} organizer data transmitters. From the first output 41 of the organizer controller 6, an opening signal is applied to the second input of the processor data transmitters 6 and the second input of the data register 8 and the organizer data transmitters.

Maska zápisu spolu s otevíracím signálem způsobí, že z výstupu 21 vysílačů 2 dat procesoru jsou do prvního vstupu sběrnice £ vyslána přepisovaná data a zároveň z výstupu 31 registru _3 dat a vysílačů dat organizátoru js-ou do druhého vstupu sběrnice 6 vyslána data, která přepisována nejsou. Takto vytvořená nová data jsou z výstupu 62 sběrnice £ přivedena do druhého vstupu registru 5. dat a vysílačů dat operační paměti a tam zapsána.The write mask together with the opening signal causes transcribed data from the output 21 of the processor data transmitters 2 to be transmitted to the first input of the bus 6, and the transcribed data from the output 31 of the data register 3 and the organizer data transmitters. they are not. The new data thus generated is fed from the bus output 62 to the second input of the data register 5 and the data memory transmitters and written there.

Zapojení podle vynálezu lze s výhodou využít ve všech počítačích, které mají řešený přenos dat mezi operačním procesorem, řadičem hlavní paměti a vlastní hlavní pamětí jedinou společnou sběrnicí.The connection according to the invention can be advantageously used in all computers having a solved data transfer between the operating processor, main memory controller and the main memory itself by a single common bus.

Claims

SUBJECT OF THE INVENTION

Circuit connection for accelerating data transfer from processor to operating memory, characterized in that the output (11) of the register mask (1) is connected to the first input of the processor data transmitters (2) and to the first input of the data register (3) and organizer data transmitters. the first output (41) of the organizer (4) is connected to the second input of the processor data transmitters (2) and at the same time to the second input of the data register (3) and the organizer data transmitters; with the first input of the data register (5) and the data transmitters of the operating memory, while the output (21) of the data transmitters (2) of the processor is connected to the first input of the bus (6), the second input is connected to the output (31) of the register (3) and the organizer data transmitters and the third input of the same bus is connected to the data register (51) and the data memory transmitters, the first output (61) of the bus (6) being connected to the third data register input (3) and The second output (62) of the bus (6) is connected to the second input of the data register (5) and the data transmitters of the memory.