CS234161B1 - Kombinovaný analogové-číslicový převodník - Google Patents

Abstract

Vynález se týká oboru elektronických měřicích přístrojů. Vynález ředí problém zvýšeni rychlosti převodu a přesnosti analogově-člslicových převodníků používajících monolitických číslicově-analogových převodníků. Podstata vynálezu spočívá v tom, že analogově-číslicový převodník pracující metodou postupných aproximací, používá kombinace monolitického a diskrétního číslicověanalogového převodníku, přičemž počet bitů tohoto analogové-číslicového převodníku je roven součtu bitů obou číslicově-analogových převodníků. Touto kombinaci so dosáhne kratší doby převodu než u analogově-číslicového převodníku, který používá jediného monolitického číslicově-analogováho převodníku se stejným počtem bitů. Vynálezu lze také použít v oboru přístrojů pro automatickou regulaci a řízení.

Description

Vynález se týká/analogově-číslicového převodníku pracujícího metodou postupných aproximací, který používá monolitického číslicově-analogového převodníku v kombinaci s diskrétním číslicově-analogovým převodníkem.

Známá zapojení analogově-číslicových převodníků pracujících metodou postupných aproximací používají buň diskrétního nebo monolitického ČA převodníku. Nevýhodou diskrétních ČA převodníků je jejich značná složitost zapojení. Pro použití vhodných prvků lze jimi však dosáhnout vysokých rychlostí i velké přesnosti převodu. Výhodou monolitických ČA převodníků je jejich provedení v jediném integrovaném obvodě a tedy i jednoduchost jejich zapojení do obvodů analogově-císiicového převodníku. U monolitických ČA převodníků s vyšším počtem bitů, tedy s vyšší přesností, dochází v důsledků dosažení této vyšší přesnosti k podstatnému snížení rychlosti, což se projeví i na delší celkové době převodu analogově-číslicového převodníku, používajícím tyto monolitické ČA převodníky s vyšším počtem bitů.

Tuto nevýhodu odstraňuje zapojení kombinovaného analogověčísliccvého převodníku podle vynálezu sestávajícího z registru postupných aproximací se stavovým výstupem, startovacím vstupem, hodinovým vstupem a sériovým vstupem, který je spojen s výstupem komparačního zesilovače, jehož první vstup je uzemněn a druhý vstup je spojen s prvním odporem, na jehož druhý konec je přivedeno vstupní napětí, jehož podstata spočívá v tom, že druhý vstup komparačního zesilovače je dále spojen s výstupem diskrétního ČA převodníku a s druhým odporem,,jehož druhý konec je spojen s výstupem monolitického ČA převodníku, kde prvý, druhý až osmý vstup s postupně se zvyšující vahou je spojen s odpovídajícím prvním, druhým až osmým výstupem registru po2

234 181 stupných aproximací, jehož devátý, desátý až dvanáctý výstup je spojen s prvým, druhým až čtvrtým vstupem s postupně se zvyšující vahou diskrétního ČA převodníku.

Kombinací monolitického a diskrétního ČA převodníku v zapojení AČ převodníku pracujícího metodou postupných aproximací, s počtem bitů rovným součtu bitů obou použitých ČA převodníků, lze dosáhnout podstatně kratší doby převodu vůči analogověčíslícovému převodníku, který používá pouze monolitického ČA převodníku s počtem bitů stejným jako má analogově-číslicový převodník. Tímto způsobem lze také zvýšit přesnost ČA a tím i analogově-číslicového převodníku, není-li k dispozici monolitický ČA převodník s požadovaným počtem bitů.

Předností kombinovaného analogově-číslicového převodníku podle vynálezu proti analogově-Číslicovým převodníkůnls ČA přeχ, vodníkem v diskrétním provedení a se stejnými vlastnostmi je jeho podstatné zjednodušení obvodového zapojení a tím i zvýšení jeho spolehlivosti.

Na připojeném výkrese je znázorněno funkční zapojení kombinovaného analogově-číslicového převodníku podle vynálezu. Podle obrázku sestává z registru postupných aproximací JL se stavovým výstupem 14 (STATUS), startovacím vstupem 13 (START), hodinovým vstupem 12 a sériovým vstupem 11, který j,e spojen s výstupem 43 komparačního zesilovače 4, jehož prvei vstup 41 je uzetďiěn a jeho druhý vstup 42 je spojen s prvním odporem Rl, na jehož druhý konec je přivedeno vstupní napětí Uy, přičemž druhý vstup 42 komparačního zesilovače 4 je dále spojen s výstupem 33 diskrétního ČA převodníku 3 a s druhým odporem R2, jehož druhý konec je spojen s výstupem 21 monolitického ČA převodníku 2, kde prvý 200, druhý 201 až osmý 207 vstup s postupně se zvyšující vahou je spojen s odpovídajícím prvním 100, druhým 101 až osmým 107 výstupem registru postupných aproximací 1, jehož devátý 108, desátý 109 až dvanáctý 111 výstup je spojen s prvým 30, druhým 31 až čtvrtým 33 vstupem s postupně se zvyšující vahou diskrétního ČA převodníku Ji.

Činnost kombinovaného analogově-číslicového převodníku dle vynálezu je stejná jako u analogově-číslicovýhh převodníků pra- 3 234 161 cujících na principu postupné aproximace používajících pouze diskrétní nebo pouze monolitický ČA převodník a spočívá v tom, že po přivedení startovacího impulsu na startovací vstup 13 registru postupných aproximací JL začnou přicházet na jeho hodinový vstup 12 hodinové impulsy H a současné vznikne na stavovém výstupu 14 signál STATUS.

V každém hodinovém taktu se vytváří postupně od joho výstupu 111 až do výstupu 100 logické signály, které způsobí, že diskrétní ČA převodník 2) a monolitický ČA převodník 2 připojují v binárním kódu postupně se zmenšující váhové proudy na druhý vstup 42.komparačního zesilovače 4, který svým signálem na výstupu 43 minimalizuje odchylku váhových proudů z obou ČA převodníků od proudu přiváděného na druhý vstup 42 komparačního ze silovače 4 ze vstupního napětí Uy přes první odpor Rl. Číslicová hodnota vstupního napětí Uy v binárním kódu je po 12 taktech hodinových impulsů k dispozicT v podobě logických signálů na výstupech 111 (nejvyšší bit) až 100 (nejniřší bit) registru postupních aproximací JL.

2/

Jako monolitický ČA převodníkjse pro kombinovaný analogověčíslicový převodník jeví nejvhodnější ČA převodník s 8 bity.

Lze však použít monolitických ČA převodníků s jiným počtem bitů. Diskrétní ČA převodnífc^ůže mít podle požadované přesností výsledného kombinovaného analogově-číslicového převodníku libovolný počet bitů. Musí však být navržen tak, aby zaručoval výslednou požadovanou přesnost, přÍDadně i Velkou rychlost.

Claims (1)

1. Kombinovaný analogově-číslicový převodník sestávající z registru postupných aproximací se stavovým výstupem, startovacím vstupem, hodinovým vstupem a sériovým vstupeqi, který je spojen s výstupem komparačního zesilovače, jehož první vstup je uzemněna druhý vstup je spojen s prvním odporem, na jehož druhý konec je přivedeno vstupní napětí vyznačený t ím , že druhý vstup (42) komparačního zesilovače (4) je dále spojen s výstupem (33) diskrétního ČA převodníku (3) a s druhým odporem (R2), jehož druhý konec je spojen s výstupém (21) monolitického ČA převodníku (2), kde prvý (200), druhý (201) až osmý (207) vstup s postupně se zvyšující vahou je spojen s odpovídajícím prvním (100), druhým (101) až osmým (107) výstupem registru postupných aproximací (1), jehož devátý (108), desátý (109) až dvanáctý (111) výstup je spojen s prvým (30), druhým (31) až čtvrtým (33) vstupem s postupně se zvyšující vahou diskrétního ČA převodníku (3).