CS231520B1 - Zapojenie synchrónneho adaptora pre počítačové systémy so spoločnou zbernicou a synchrónnou komunikáeiou v procedurách bytovo orientovaných označovaného pfsmenom B - Google Patents
Zapojenie synchrónneho adaptora pre počítačové systémy so spoločnou zbernicou a synchrónnou komunikáeiou v procedurách bytovo orientovaných označovaného pfsmenom B Download PDFInfo
- Publication number
- CS231520B1 CS231520B1 CS480982A CS480982A CS231520B1 CS 231520 B1 CS231520 B1 CS 231520B1 CS 480982 A CS480982 A CS 480982A CS 480982 A CS480982 A CS 480982A CS 231520 B1 CS231520 B1 CS 231520B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- block
- output
- input
- outputs
- inputs
- Prior art date
Links
Landscapes
- Communication Control (AREA)
Description
231520
Vynález «a týká zapojenia synchrónnehoadaptora pre počítačové systémy so spoloč-noiu zbernicou a synchrónnou komunikáciouv proeedúrach bytovo orientovaných ozna-čovaného písmenom B.
Doteraz známe zapojenia synchrónnehoadaptora umožňujú přenos v proceduráchbitové, bitovo-bytovo alebo bytovo oriento-vaných. Avšak zapojenie synchrónneho a-daptora pre přenos v procedurách bytovo o-rientovanýcih je zložité, pozostáva z dvochzairladení samostatné připojených na zber-nicu počítačového systému, představuje dvezáťaže pre zbernicu a je realizované nadvoch doškách plošných spojov.
Vyššie uvedené nedostatky odstraňuje za-pojenie synchrónneho adaptora pre počíta-čové systémy so spoločnou zbernicou asynchrónnou komunikáciou v proceduráchbytovo orientovaných označovaného písme-nom B, podlá vynálezu, ktorého podstataje v tom, že prvé výstupy bloku styku sozbernicou sú připojené na vstupy blokuriadenia vysielača, na ktorého hradlovacívstup je připojený výstup čítača vyslanýchbitov, pričom výstup bloku riadenia vysiela-ča je spojený so zapisovacím vstupom se-rializátora, zatial čo> výstup bloku riaideniavysielača je připojený na prvý vstup blokuStyku so zbernicou a výstup bloku riadeniavysielača je spojený so vstupom stavovéhoregistra vysielača, ktorého vstupy sú spo-jené s druhými výstupmi bloku styku sozbernicou, na ktorého druhé vstupy sú při-pojené výstupy stavového registra vysielačaa tretie vstupy bloku styku so zbernicou súpřipojené k výstupom stavového registravysielača, ktorého výstup je spojený sovstupom hradlovacietho bloku, ktorého dru-hý výistup je spojený s uvolňovacím vstu-pom čítača vyslaných bitov, zatial' čo hodi-nový vstup čítača vyslaných bitov je spo-jený s prvým výstupom bloku časovania,ktorého druhý výstup je připojený na časo-vači vstup serializátora, pričom výstup se-rializátora je spojený so vstupom bloku pre-vodníkov, ktorého výstypu sú spojené sovstupmi bloku časovania, zatial' čo tretievýstupy bloku styku so zbernicou sú připo-jené na vstupy dátového registra vysielača,ktorého výstupy sú spojené so vstupmi se-rializátora, pričom výstup dátového registravysielača je spojený so vstupom hradlova-cleho bloku, ktorého výstup je spojený sovstupom stavového registra vysielača a štvr-té vstupy bloku styku so zbernicou sú při-pojené na výstupy dátového registra vysie-lača, ktorého výstup je spojený so vstupomhradlovacieho bloku, zatial' čo blok stykuiso zbernicou je svojimi čtvrtými výstupmispojený so vstupmi registra parametrov, kto-rého výstupy sú spojené so vstupmi blokuriadenia přijímače a taktiež bloku stykuso zbernicou je svojimi piatymi výstupmi spo-jený so vstupmi registra stavov, ktorý jeprvými riadiacimi výstupmi spojený so vstup-mi bloku styku so zbernicou, zatial' čo blok prevodníkov je riadiacimi výstupmi spoje-ný so vstupmi registra stavov prijímača, kto-rý je druhými riadiacimi výstupmi spojenýso vstupmi bloku prevodníkov a tento jespojený datovým výstupom so vstupom de-serializátora, ku ktorému je připojený nahodinový vstup výstup bloku časovania, pri-čom výstupy deserializátora sú připojenéna vstupy prijímacieho dátového registra,ktorého prvé dátové výstupy sú připojenéna šieste vstupy bloku styku so zbernicoua druhé dátové výstupy prijímacieho dáto-vého registra sú připojené na vstupy blokuriadenia prijímača, ktorý je spojený prvýmriadiacim výstupom so vstupom čítača při-jatých bitov a na jeho hodinový vstup jepřipojený výstup bloku časovania, zatial' čovýstup čítača přijatých bitov je připojenýna vstup bloku riadenia a jeho druhý ria-diaci výstup je připojený na vstup registrastavov prijímača, pričom třetí rladiaci vý-stup bloku riadenia prijímača je připojenýna vstup registra stavov prijímača, ktoréhotřetí riadiaci výstup je připojený na vstupbloku riadenia prijímača, zatial čo šiestevýstupy bloku styku so zbernicou sú spo-jené so vstupmi stavového registra pomoc-nej aritmetiky, ktorého výstup je připojenýna vistup bloku riadenia pomocnej aritmeti-ky, pričom výstup stavového registra po-mocnej aritmetiky je připojený na vstupbloku časovania pomocnej aritmetiky, naktorého další vstup je připojený výstup blo-ku riadenia pomocnej aritmetiky, zatial čočasovači výstup bloku časovania pomocnejaritmetiky je připojený na hodinový vstupbloku riadenia pomocnej aritmetiky ako ajna hodinový vstup registra výpočtu zabez-pečenia a ďalej na hodinový vstup dátové-ho registra horného bytu i na hodinovývstup dátového registra dolného bytu, kto-rého sériový výstup je připojený na vstupbloku spátnej váziby, pričom druhý vstupbloku spátnej vazby je spojený s výstupomstavového registra pomocnej aritmetiky, kto-rého výstupy sú připojené na siedrne vstu-py bloku styku so zbernicou, pričom ósmevýstupy bloku styku so zbernicou sú připo-jené na vstupy dátového registra hornéhobytu, ktorého sériový výstup je spojený sosériovým vstupom dátového registra dolné-ho bytu, zatial' čo na vstupy dátového re-gistra dolného bytu sú připojené na siedrnevstupy bloku styku so zbernicou, ktoréhoósme vstupy sú spojené s výstupmi registravýpočtu zaibezpečenia, ktorého sériový vý-stup je přepojený so vstupom bloku spat-nej vazby, pričom výstup bloku spátnej vaz-by je spojený so vstupom registra výpoč-tu zabezpečenia, zatial čo výstup bloku ča-sovania pomocnej aritmetiky je spojený sovstupom bloku riadenia pomocnej aritmeti-ky, ktorého výstup je přivedený na dátovývstup stavového registra pomocnej aritmeti-ky.
Zapojenie synchrónneho adaptora ozna- 231520 čovaného písmenom B pódia tohto vynále-zu je oproti doteraz známým zapojeniam vý-hodné preto, lebo je realizované s menšímpočtom súči&stok, je umiestnené na jednejdoske plošných spojov a představuje lenjednu záťaž pre zbernicu počítačového sy-stému.
Na priloženom výkrese je zobrazená cel-ková bloková schéma synchrónneho adap-tora označovaného písmenom B.
Synchrónny adaptor označovaný písme-nom B je na spoločnú zbernicu 1 počítačo-vého systému připojený prostredníctvom blo-ku 2 styku so zbernicou, ktorý generuje sig-nály pre zápis alebo· čítanie niektorého znasledovných registrov: stavového registra3 vysielača, dátového registra 4 vysielača,registra 5 parametrov, registra 6 stavov při-jímače, prijímacieho dátovélho registra 7,stavového registra 8 pomoc,nej aritmetiky,dátového registra 9 dolného byte, dátovéhoregistra 8 horného byte a registra 11 vý-počtu zabezpečenia. Vysielač slúži na seria-lizáciu vysielaných dát a zabezpečovacejpostupnosti. Casovanie vysielača je genero-vané v bloku 16 časovania a je závislé odčasovačích signálov 20A bloku 20 prevod-níkov, ktoré sú připojené na vstupy A16 blo-ku 18 časovania. Prvý výstup 16A bloku 16časovania je připojený na hodinový vstupB15 čitača 15 vyslaných bitov, zatiaí čo nauvolňovací v‘stup Ali5 je přivedený druhývýstup 13B hradlovacieho bloku 13. Uvolne-nie činnosti vysielača nastane po nastave-ní zapisovacieho signálu a stavových bitov2B bloku 2 styku so zbernicou,'ktoré sú při-vedené na vstupy B3 stavového registra 3vysielača a po nastavení zapisovacieho sig-nálu, stavových a dátových bitov 2G, ktorésú připojené na vstupy A4 dátového regist-ra 4 vysielača. V závislosti na Vstupoch A13.813, C13 hradlovacieho bloku 13 sa nastavíjeho výstup 13B, ktorým sa uvolňuje čin-nost čitača 15 vyslaných bitov. Výstup ISAčitača 15 vyslaných bitov sa nastaví po vy-sílaní celého bytu a sposobí generovaniežiadosti o prerušenie po nastavení výstupu12A v bloku 12 riadenia vysielača. Zároveňsa nastaví aj výstup 12B, ktorý povolí pře-pis dátového bytu z dátového registra 4 vy-sielača do serializátora 14.
Pri příjme sa zapíše z bloku 2 styku sozbernicou cez štvrté výstupy 2D do vstupovA5 registra 5 parametrov synchronizačnýznak, ktorý sa cez výstupy 5A a vstupy A17porovnává v bloku 17 riadenia prijímača spřijímanými znakmi a ďalej sa z bloku 2styku so zbernicou cez piate výstupy 2E avstupy A6 zapíšu do registra 6 stavov pri-jímača riadiace signály modemu a povole-nie činnosti prijímača, na základe čoho sasignálem z tretieho riadiacého výstupu BBvstupujúceho do vstupy B17 bloku 17 ria-deinia prijímača povolí činnost prijímača,čo má za následek, že prichádzajúce dáta2 áátovétio vstupu 20C bloku 20 prevodní-kov vstupujú do vstupu R19 deserializátora 8 19 spolu s hodinami prichádzajúcimi z blo-ku 16 časovania z jeho výstupu 1BD do· ho-dinového vstupu A19 deserializátora 19, zktoréiho přijatý znak je prepísaný z výstu-pov 19A do vstupov A7 prijímacieho dáto-vého registra 7, odkiaí je znak ďalej před-ložený riadiacemu programu cez prvé dá-tové výstupy 7A, ktoré vstupujú do vstu-pov F2 bloku 2, styku so zbernicou a súčas-ne je porovnaný cez druhé dátové výstupy7B prijímacieho dátového registra 7 a vstu-py C17 bloku 17 riadenia prijímača s už za-písanýim synchronizačným znakom do re-gistra 5 parametrov, ako výsledok tohto po-rovnania generuje blok 17 riadenia prijíma-ča signál, ktorý je výsledkom dvojnásobnejzhody, čo znamená, že následovali za seiborndva synohronizačné znaky a tento signál cezprvý riaidiaci výstup 17C bloku 17 riadeniaprijímača vstupuje do vstupu A18 čitača 18přijatých bitov nesynchronizuje jeho čin-nost a zároveň do tohto bloku vstupujú dohodinového vstupu B18 čitača 18 přijatýchbitov hodiny z výstupu 18C bloku 16 časo-vania, čo spósobuje v čítači 18 přijatých bi-tov pravidelné nastavovanie po roznych při-jatých bitoch signálu na výstupe 18A, kto-rý vstupuje do vstupu D17 bloku 17 riade-nia prijímača, kde spůsobí na začiatku sprá-vy nastavenie signálu aktivnosti prijímačana treťosm riadiacom výstupe 17B, ktorývstupuje do vstupu C6 registra 6 stavov pri-jímača, a taktiež spůsobuje po každom pri-jatom znaku nastavovanie signálu na dru-hom riadiacom výstupe 17A bloku 17 ria-denia, prijímača vstupujúceho do vstupu B6registra 6 stavov prijímača a ďalej prosťred-níctvom registra 6 stavov prijímača je ria-dený modem druhými riadiacimi výstupmiBC vstupujúcimi do vstupov B20 bloku 20pirevodníkov odkial' ako kontrolně signályriadenia modemu vystupujú riadiace výstu-py 20B vstupujúce do vstupov DB registra6 stavov prijímača, odkial’ sú předávané ria-diacemu programu spolu so signálmi zovstupov B6, C6 cez prvé riadiace výstupy6A registra 6 stavov prijímača do vstupovE2 bloku 2 styku so spoločnou zbernicou.
Zabezpečovacia postupnost sa vypočítápřed vysláním bloku dát alebo v prisbehujeho vysielania. Nastavením zapisovaciehosignálu a stavových bitov 2F v bloku 2 sty-ku so zbernicou, ktoré sú přivedené na vstu-py A8 stavového’ registra 8 pomocnej arit-metiky, sú určené spatné vazby v bloku 21spatnej vazby pre výpočet pozdížnej pari-ty alebo cyklického zabezpečenia. Dáta, zktorých je vypočítávané zabezpečenie spo-lečné so zapisovacími signálmi sú privádza-né na vstupy A.9, A10 dátových registrov 9,10 dolného a horného bytu, pričom sériovývýstup 10A dátového registra 10 hornéhobytu je spojený so sériovým vstiupom BSdátového registra 9 dolného bytu, kteréhosériový výstup 9A je přivedený na vstup A21bloku 21 spatnej vazby. Casovanie sa zaisťu-
Claims (1)
- 231520 je v bloku 22 časovania spatnej vazby. Nazáklade nastavenia výstupu 8B stavovéhoregistra 8 pomocnej aritmetiky sa na výstu-pe 22A bloku 22 časovania pomocnej arit- metiky generuje osem alebo šestnásf časo-vačích impulzov. Výsledná zabezpečovaciapostupnost sa prečíta z výstupov 11A re-gistra 11 výpočtu zabezpečenia. P R E D Μ E T Zapojenie synchrónneho adaptora pre po-čítačové systémy so spoločnou a synchrón-nou komunikáciou v procedurách bytovoorientovaných označovaného písmenom B,vyznačujúce sa tým, že prvé výstupy (2A)bloku [Z] styku so zbernicou sú připojenéna vstupy {A12) bloku (12) riadenia vysie-lača, na kterého hradlovací vstup (B12) jepřipojený výstup (15A) čítača (15) vysla-ných bitov, pričom výstup (12B) bloku (12)riadenia vysielača je spojený so zapisova-cím vstupom (B14) serializátora (14), za-tial’ čo výstup (12A) bloku (12) riadeniavysielača je připojený na prvý vstup (A2)bloku (2) styku so zbernicou a výstup (12C)bloku (12) riadenia vysielača je spojený sovstupom (A3) stavového registra (3) vysie-lača, ktorého vstupy (B3) sú spojené s dru-hými výstupmi (2B) bloku (2) styku so zbeir-nicou, na ktorého druhé vstupy (B2) sú při-pojené výstupy (3A) stavového registra (3)vysielača a tretie vstupy (C2) bloku (2)styku so zbernicou sú připojené k výstupom(3B) stavového registra (3) vysielača, kto-rého výstup (3C) je spojený so vstupom(A13) hradlovacieho bloku (13), ktoréhodruhý výstup (13B) je spojený s uvolňova-cím vstupom (A15) čítača (15) vyslanýchbitov, zatial' čo hodinový vstup (B15) číta-ča (15) vyslaných bitov je spojený s prvýmvýstupom (16A) bloku (16) časovania, kto-rého druhý výstup (16B) je připojený na ča-sovači vstup (C14) serializátora (14), pri-čom výstup (14A) serializátora (14) je spo-jený so vstupom (A20) bloku (20) prevod-tníkov, ktorého výstupy (20A) sú spojenéso vstupmi (A16) bloku (16) časovania, za-tial' čo tretie výstupy (2C) bloku (2) sty-ku so zbernicou sú připojené na vstupy(A4) datového registra (4) vysielača, kto-rého výstupy (4D) sú spojené so vstupmi(A14) serializátora (14), pričom výstup(4B) dátového registra (4) vysielača je spo-jený so vstupom (B13) hradlovacieho bloku (13), ktorého výstup (13A) je spojený sovstupom (C3) stavového registra (3) vysie-lača a štv-rté vstupy (D2) bloku (2) stykuso zbernicou sú připojené na výstupy (4A)dátového registra (4) vysielača, ktorého vý-stup (4C) je spojený so vstupom (C13) hrad-lovacieho bloku (13), zatial' čo blok (2) sty-ku so zbernicou je svojimi čtvrtými výstup-mi (2D) spojený so vstupmi (A5) registra (5) parametrov, ktorého výstupy (5A) súspojené so vstupmi (A17) bloku (17) ria-denia prijímača a taktiež blok (2) styku sozbernicou je svojimi piatymi výstupmi (2E)spojený so vstupmi (A16) registra (6j sta- VYNALEZU vov, ktorý je prvými riadiacimi výstupmi(6A) spojený so vstupmi (E2) bloku (2)styku so zbernicou, zatial' čo blok (20) pre-vodníkov je riadiacimi výstupmi (20B) spo-jený so vstupmi (D6) registra (6) stavovprijímača, ktorý je druhými riadiacimi vý-stupmi (6C) spojený so vstupmi (B20) blo-ku (20) prevodníkov, a tento je spojený dá-tovým výstupom (20C) so vstupom (B19)deserializátora (19), ku ktorému je připo-jený na hodinový vstup (A19) výstup (16D)bloku (16) časovania, pričom výstupy (19A)deserializátora (19) sú připojené na vstupy(A7) prijímacieho dátového registra (7),ktorého prvé dátové výstupy (7A) sú připo-jené na šieste vstupy (F2) bloku (2) stykuso zbernicou, a druhé dátové výstupy (7B)prijímacieho dátového registra (7) sú připo-jené na vstupy (C17) bloku (17) riadeniaprijímača, ktorý je spojený prvým riadiacimvýstupom (17C) so vstupom (A18) čítača(18) přijatých bitov, a na jeho hodinovývstup (B18) je připojený výstup (16C) blo-ku (16) časovania, zatial'čo výstup (18A) čí-tača (18) přijatých bitov je připojený navstup (D17) bloku (17) riadenia a jeho dru-hý riadiaci výstup (17A) je připojený navstup (B6) registra (6) stavov prijímača,pričom třetí riadiaci výstup (17B) bloku(17) riadenia prijímača je připojený na vstup(C6) registra (6) stavov prijímača, ktoré-ho třetí riadiaci výstup (6B) je připojenýna vstup (B17) bloku (17) riadenia prijíma-ča, zatial' čo šieste výstupy (2F) bloku (2)styku so zbernicou sú spojené so vstupmi(A8) stavového registra (8) pomocnej arit-metiky, ktorého výstup (8B) je připojenýna vstup (C23) bloku (23) riadenia pomoc-nej aritmetiky, pričom výstup (8C) stavové-ho registra (8) pomocnej aritmetiky je při-pojený na vstup (B22) bloku (22) časova-nia pomocnej aritmetiky, na ktorého dal-ší vstup (A22) je připojený výstup (23A)bloku (23) riadenia pomocnej aritmetiky, za-tial' čo časovači výstup (22A) bloku (22)časovania pomocnej aritmetiky je připojenýna hodinový vstup (B23) bloku (23) riade-nia pomocnej aritmetiky, ako aj na hodino-vý vstup (Bil) registra (11) výpočtu zabez-pečelnla a ďalej na hodinový vstup (BIO)dátového registra (10) horného bytu i nahodinový vstup (C9) dátového registra (9)dolnélho bytu, ktorého sériový výstup (9A)je připojený na vstup (A21) bloku (21)spatnej vazby, pričom druhý vstup (B21)bloku (21) spatnej vazby je spojený s vý-stupom (8D) stavového registra (8) pomoc- 231520 19 ne] aritmetiky, kterého výstupy (8A) sú při-pojené na siedme vstupy (G2) bloku (2] sty-ku so zihernicou, pričom osmé výstupy (2H)bloku (2) styku so zbernicou sú připojenéna vstupy (A10) datového registra (10) hor-ného bytu, kterého sériový výstup (10A) jespojený so sériovým vstupom (B9) datovéhoregistra (9) dolného bytu, zatial čo na vstu-py (A9) datového registra (9) dolného by-tu sú připojené na siedme vstupy (2G) blo-ku (2) styku so zbernicou, kterého osmévstupy (H2) sú spojené s výstupmi (11A) registra (11) výpočtu zabezpečenia, které-ho sériový výstup (11B) je přepojený sovstupom (CI21) bloku (21) spatnej vazby,pričom výstup (21A) bloku (21) spatnejvazby je spojený so vstupom (All) registra (11) výpočtu zabezpečenia, zatial’ čo výstup(22A) bloku (22) časovania pomocnéj arit-metiky je spojený so vstupom (A23) bloku(23) riadenia pomocnej aritmetiky, kteréhovýstup (23B) je přivedený na datový vstup(B8) stavového registra (8) pomocnej arit-metiky. 1 list výkres o v *
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS480982A CS231520B1 (sk) | 1982-06-28 | 1982-06-28 | Zapojenie synchrónneho adaptora pre počítačové systémy so spoločnou zbernicou a synchrónnou komunikáeiou v procedurách bytovo orientovaných označovaného pfsmenom B |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS480982A CS231520B1 (sk) | 1982-06-28 | 1982-06-28 | Zapojenie synchrónneho adaptora pre počítačové systémy so spoločnou zbernicou a synchrónnou komunikáeiou v procedurách bytovo orientovaných označovaného pfsmenom B |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS231520B1 true CS231520B1 (sk) | 1984-11-19 |
Family
ID=5391654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS480982A CS231520B1 (sk) | 1982-06-28 | 1982-06-28 | Zapojenie synchrónneho adaptora pre počítačové systémy so spoločnou zbernicou a synchrónnou komunikáeiou v procedurách bytovo orientovaných označovaného pfsmenom B |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS231520B1 (cs) |
-
1982
- 1982-06-28 CS CS480982A patent/CS231520B1/cs unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW357488B (en) | Glitch-free clock enable circuit and method for providing a glitch-free clock signal | |
| JPH04304531A (ja) | エミュレーション装置とそれに使用するマイクロコントローラ | |
| US20010044862A1 (en) | Serializing and deserialing parallel information for communication between devices for communicating with peripheral buses | |
| JPH0578849B2 (cs) | ||
| CS231520B1 (sk) | Zapojenie synchrónneho adaptora pre počítačové systémy so spoločnou zbernicou a synchrónnou komunikáeiou v procedurách bytovo orientovaných označovaného pfsmenom B | |
| US5235603A (en) | System for determining loss of activity on a plurality of data lines | |
| EP0657046B1 (en) | Fault tolerant three port communications module | |
| IE59877B1 (en) | Method and apparatus for transferring data between two data processing equipments each driven by an independent clock | |
| US5896514A (en) | Logic implementation of control signals for on-silicon multi-master data transfer bus | |
| JP3318863B2 (ja) | 同期データの伝送方法および同期データの伝送装置 | |
| CA2019585C (en) | Interface circuit for data transmission between a microprocessor system and a time-division-multiplexed system | |
| SU1513462A1 (ru) | Устройство дл сопр жени эвм с внешним устройством | |
| SU1295403A1 (ru) | Устройство дл обмена данными между параллельным и последовательным интерфейсами | |
| EP0551648A2 (en) | Method of, system and board for testing an electronic equipment, particularly a telecommunication equipment | |
| RU2026608C1 (ru) | Устройство для контроля t-кодов | |
| JPS56122539A (en) | System switching method | |
| KR100250661B1 (ko) | 슬레이브보드의알람발생및해제검출회로 | |
| JP2575895B2 (ja) | 集積回路の制御信号切換装置 | |
| SU1383379A1 (ru) | Устройство дл подключени источника информации к общей магистрали | |
| JPH04148262A (ja) | 同報転送装置 | |
| SU1631549A1 (ru) | Устройство обработки информации | |
| JPS62166632A (ja) | デ−タ通信方式 | |
| SU1456963A1 (ru) | Устройство дл сопр жени ЭВМ с общей магистралью | |
| JP2996089B2 (ja) | 論理シミュレーション装置 | |
| JPS62226260A (ja) | 非同期式デ−タバスインタ−フエ−ス |