CS230248B1 - Zapojení autonomně diagnostikovatelného systému - Google Patents
Zapojení autonomně diagnostikovatelného systému Download PDFInfo
- Publication number
- CS230248B1 CS230248B1 CS275683A CS275683A CS230248B1 CS 230248 B1 CS230248 B1 CS 230248B1 CS 275683 A CS275683 A CS 275683A CS 275683 A CS275683 A CS 275683A CS 230248 B1 CS230248 B1 CS 230248B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- terminal
- computer
- comparator
- module
- modules
- Prior art date
Links
- 230000015654 memory Effects 0.000 claims description 8
- 238000012360 testing method Methods 0.000 description 20
- 208000037265 diseases, disorders, signs and symptoms Diseases 0.000 description 8
- 238000013461 design Methods 0.000 description 4
- 238000003745 diagnosis Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 238000010998 test method Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000012733 comparative method Methods 0.000 description 1
- 230000005857 detection of stimulus Effects 0.000 description 1
- 238000002405 diagnostic procedure Methods 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 208000011580 syndromic disease Diseases 0.000 description 1
- 238000012353 t test Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Hardware Redundancy (AREA)
Description
Předmětem vynálezu je zapojení autonomně diagnostikovatelného systému, které řeší zejména zkrácení doby průběhu diagnostiky systému, při odstranění předpokladu bezporuchovosti komparátoru.
Jedním ze základních požadavků kladených na nově navrhovaný systém je zabezpečení jeho diagnostikovatelnosti pro maximální počet současně vzniklých iporuch, tzn., že lze při použití nějaké testovací metody detekovat a následně lokalizovat všechny poruchy, které se mohou v daném systému vyskytnout za předpokladu, že počet současně vzniklých poruch nepřevýší toto maximum. Pravděpodobnost vzniku vyššího počtu poruch je zanedbatelná. Jestliže rozdělíme systém na funkční moduly, tj. počítačové podsystémy, počítače, procesory, paměti, periferní zařízení apod., v rámci nichž neprovádíme další diagnostické rozlišení, potom poruchou zpravidla rozumíme funkční modul s poruchou, respektive s poruchami. Byla vytvořena řada zapojení číslicových systémů, kde se uvažuje realizace buď metody vzájemných testů mezi funkčními moduly, nebo komparační metody.
Dosud známá zapojení neuvažují kombinaci těchto metod a testy se realizují buď sekvenčně, což prodlužuje dobu průběhu diagnostiky, nebo se pro para2 lení komparaci použije komparátorů, které však rozšiřují oblast tvrdého jádra. Navíc systém musí obsahovat pouze funkční moduly schopné komparace.
Uvedené nedostatky odstraňuje zapojení autonomně diagnostikovatelného systému podle vynálezu, jehož podstata spočívá v tom, že svorka prvního počítače je spojena se svorkou prvního výstupního zařízení, s první svorkou prvního komparátoru, s druhou svorkou stykového modulu a s druhou svorkou sběrnicového rozpojovače, svorka druhého počítače je spojena se třetí svorkou prvního komparátoru, s první svorkou stykového modulu, se svorkou druhého výstupního zařízení a s první svorkou druhého komparátoru, přičemž svorka třetího počítače je spojena se svorkou třetího výstupního zařízení, se třetí svorkou druhého komparátoru, s první svorkou sběrnicového rozpojovače a se svorkou vnější paměti.
Výhodou uvedeného zapojení je zejména zkrácení doby průběhu diagnostiky systému v důsledku paralelního testování některých funkčních modulů a odstranění předpokladu bezporuchovosti komparátorů. Další výhodou je vypuštění předpokladu úplné testovatelnosti jednoho počítačového podsystému druhým počítačovým podsystémem, čímž se zjednoduší struktura testovacího programu.
230648
230248 3
Rovněž nemusí být všechny moduly schopné komparace. Oproti nekombinovaným metodám je potřeba o t-1 méně funkčních modulů schopných testovat nebo vyhodnotit test při stejné hodnotě t, kde t je maximální počet poruch, který se může v systému současně vyskytnout. Když na základě tohoto zapojení vytvoříme obecný diagnostický model, kterým jsme schopni popsat proces diagnostiky, lze potom pomocí teoretických závěrů analyzovat diagnostikovatelnost libovolného zapojení nebo optimalizovat návrh systému z hlediska jeho- autonomní diagnostiky.
Na přiloženém výkresu je příklad zapojení autonomně diagmostikovatelného systému podle vynálezu. Svorka 10 prvního počítače 1 je spojena se svorkou 60 prvního výstupního zařízení 6, s první svorkou 20 prvního komparátora 2, s druhou svorkou 111 stykového modulu 11 a s druhou svorkou 91 sběrnicového rozpojovače 9. Svorka 30 druhého počítače 3 je spojena se třetí svorkou 22 prvního komparátora 2, se svorkou 70 druhého výstupního zařízení 7, s první svorkou 110 stykového modulu 11 a s první svorkou 40 druhého komparátora 4. Svorka 50 třetího počítače 5 je spojena se svorkou 120 třetího výstupního zařízení 12, se třetí svorkou 42 druhého komparátora 4, s první svorkou 90 sběrnicového rozpojovače 9 a se svorkou 80 vnější paměti 8.
V normálním režimu je sběmicový rozpojovač 9 v sepnutém stavu neaktivním signálem na řídicím vstupu 92 a třetí počítač 5 komunikuje s dvouprocesorovým podsystémem is počítači 1 a 3 prostřednictvím stykového modulu 11. První počítač 1, druhý počítač 3 a třetí počítač 5 zahrnují pro účely diagnostiky vnitřní permanentní paměť a vnitřní zapisovatelnou paměť s testovacím programem pro všechny funkční modely systému. Testovací program je spuštěn současně ve všech třech počítačových podsystémech při rozpojeném stavu sběrnicového rozpojovače 9 aktivním signálem na řídicím vstupu 92. První podsystém je tvořený prvním počítačem 1 a prvním výstupním zařízením 6, druhý podsystém je tvořen drahým počítačem 3 a druhým výstupním zařízením 7 a třetí podsystém obsahuje třetí počítač 5 a třetí výstupní zařízení 12. Tyto počítačové podsystémy jsou funkčeně shodné, a proto odezvy na jednotlivé kroky testu je možné srovnávat v reálném čase pomocí komparátorů 2 a 4. Na řidičích vstupech 21 a 41 jsou přitom neaktivní hladiny signálu. Případná detekce neshody se posílá do dekodéru stavu systému (není zakresleno], který je považovaný spolu se sběrnicovým rozpojovačem 9 za tvrdé jádro.
Dále se do tohoto dekodéru posílá:
aj výsledek testu prvního komparátora 2, který realizuje třetí počítač 5 přes spojený sběmicový rozpojovač 9 a prostřednictvím spojení svorek 20 a 22 aktivní hladinou signálu na řídicím vstupu 21, bj výsledek testu druhého komparátora 4, který realizuje první počítač 1 přes spojený sběmicový rozpojovač 9 a prostřednictvím spojení svorek 40 a 42 aktivní hladinou signálu na řídicím vstupu 41, cj výsledek testu vnější paměti 8, který realizuje třetí počítač 5 a výsledek testu stykového modulu 11, který realizuje první počítač 1 při rozpojeném stavu sběrnicového rozpojovače 9 a prostřednictvím spojení svorek 20 a 22 aktivní hladinou signálu na řídicím vstupu 21.
Tento vícepočítačový systém lze z hlediska diagnostiky rozdělit na nA shodných počítačových podsystémů, nc komparátorů a nP vnějších pamětí, vnějších zařízení a procesorů a znázornit jej grafovým modelem G (A, C, P, T, E), kde A je množina nA uzlů odpovídajících shodným počítačovým podsystémům uiA (aktivní funkční moduly schopné testovat komparační a pasivní moduly),
C je množina nc uzlů odpovídajících komparátorům ujc (komparační funkční moduly schopné porovnat odezvy dvou shodných modulů], P je množina nP uzlů odpovídajících vnějším pamětem, vnějším zařízením a procesorům, jejichž odezvy nelze komparovat Uip (pasivní funkční moduly, které se nemohou samostatně zúčastnit vyhodnocení testů), T je množina orientovaných hran tý reprezentujících úplný detekční test modulu Uj realizovaný modulem u, a E je množina hran —>| em,n k reprezentujících komparaci shodných modulů stimulovaných úplným detekčním souborem um a un realizovanou v reálném čase komparačním modulem ukc.
První index značí číslo modulu v systému a druhý index značí typ modulu A-aktivní, C-komparační, P-pasivní. Předpokládáme, že se v průběhu testu nevyskytne porucha. K jednotlivým hranám grafu tý, respektive em,n k se připisují váhy wý, respekt. wm,n k a mají hodnotu 0, když diagnostická operace nedetekovala poruchu a 1, když detekovala poruchu. Výsledek operace je spolehlivý, jestliže operaci provádějící modul je bez * poruchy. V opačném případě je výsledek x (0 nebo 1). Uvažujeme pouze poruchy trvalého rázu.
Definice operací:
aj aktivní modul bez poruch luiA i = l,..., nA testuje modul UkC, uiP
to) komparační modul bez poruchy ukc k = 1, . . nc realizuje komparaci odezev shodných modulů vnitřně stimulovaných úW21 U2c U2P
| 0 | bez poruchy | bez poruchy |
| 1 | porucha | porucha |
| plným | detekčním souborem | stimulů, napři |
| klad u | iA a ujA 1,3 = 1... ., | nA, i Φ j |
| W2.31 | U2A | U3A |
| 0 | bez poruchy | bez poruchy |
| 1 | porucha | bez poruchy |
| 1 | bez poruchy | porucha |
| 1 | porucha | porucha |
Zde je možné realisticky předpokládat, že lze zajistit, aby v průběhu komparace byl komparační modul stimulovaný úplným detekčním souborem stimulů.
Dále definuje tzv. zapojení systému, což je souhrn testovacích hran t/ a komparačních hran em,n k i,j = 1,..., n, =t= j a m,n,k = = 1, . . n,m =t= n =t= k. Komunikační cesty a centrální vyhodnocovací obvod (dekodér stavu systému) považujeme za tvrdé jádro. Zapojení, které je předmětem vynálezu znázorníme pomocí uvedeného diagnostického modelu.
Diagnózu provádíme na základě tabulky syndromů (slovníku poruch) za předpokladu, že se může vyskytnout porucha pouze v jednom funkčním modulu. Pravděpodobnost výskytu dvou a více poruch současně je zanedbatelná.
Wl;3 2 w3j5 4 W41
W25 we5 wii1 Porucha
| 0 | 0 | 0 | 0 | 0 | 0 | — |
| 0 | 0 | 0 | 0 | 1 | . 0 | U8P |
| '0 | 0 | 0 | 0 | 0 | 1 | Ullp |
| 1 | 0 | X | 0 | 0 | X | U1A |
| 1 | 0 | 0 | 1 | .0 | 0 | U2C |
| 1 | 1 | 0 | 0 | 0 | 0 | 'U3A |
| 0 | 1 | 1 | 0 | 0 | 0 | U4C |
| 0 | 1 | 0 | X | X | 0 | U5A |
| Jiné kombinace | za uvedeného předpokladu | neuvažujeme. |
i testovatelný alespoň jedním aktivním modulem, se kterým není po provedení komparací ve stejné oblasti podezřelých modulů.
Pro test pasivních modulů musí být splněna podmínka realizovatelnosti úplných testů alespoň z t aktivních modulů. Pro optimální zapojení pak musí být zajištěna realizovatelnost právě t testů. Nedodržením těchto i podmínek se zapojení stane sekvenčně diagnostikovatelmým pro dané t, tj., aktivní moduly s poruchou se musí nejprve opravit a potom provést autanomní test systému znovu. Z provedené analýzy je vidět, že zapojení v předmětu vynálezu je optimální pro výskyt jedné poruchy. Další možnost optimalizace je minimalizace počtu komparačních modulů pro daný počet nA a hodnotu t.
Je možné dokázat existenci zapojení systému, ve kterém jsou hodnoty nc minj následující:
Když provádíme návrh systému, hledáme vždy takové zapojení, které zabezpečí úplnou diagnostikovatelnost systému pro určitou třídu poruch při daném maximálním možném počtu současně vzniklých poruch.
To znamená, že předpokládáme pravděpodobnost výskytu o- jedničku vyššího počtu poruch za, zanedbatelnou. Je možné dokázat, že minimální počet aktivních modulů, který i musí být při návrhu použitý je nA mjn. = = t + 2 (t je maximální počet současně vzniklých poruch v systému). Protože ekonomické hledisko je pro návrh podstatné, snažíme se o optimalizaci s minimálním počtem nA = nA mí„,. Pro tento počet pak vychází minimální počet komparačních mot + 2 dulů nc min, = -2--1. Pro zabezpečení diagnostikovatelnost! systému v jednom kroku pro dané t je nutné dodržet podmínku, že každý komparační modul musí být úplně 3) t = 1, Uq mjn, == nA £ - J t + 2
b) t > 1, nA = t + 2, nc min. = —--— 1
C) 't > 1, nA > t + 2, Uq min přičemž nutně každý aktivní modul je komparo.ván alespoň t komparačními moduly s dalšími aktivními moduly, áby nedocházelo k maskování poruchy v aktivním modulu vlivem falešných signálů dobroty v těchto komparačních modulech. Dále se předpokládá, že každý komparační modul komparuje pouze jednu dvojici aktivních modulů. Model lze modifikovat doplněním diagnostickou operací úplného testu aktivního modulu
u.j aktivním modulem ub který je bez poruchy. Možnost použití této operace je uvedena v následujícím grafu a v tabulce pro t = 1.
W21 U2A bez poruchy porucha
Uvedený systém je diagnostikovatelný v jednom kroku pro t = 1, výskyt dalších kombinací nepředpokládáme. Tento přístup k návrhu systému z hlediska diagnostiky je ovšem zřejmě méně výhodný než u klasické metody vzájemných testů.
Možnost použití uvedeného zapojení je v případě, že úkolem návrháře výpočetního systému je zajištění rychle probíhající autonomní diagnostiky pro libovolný počet poruch.
Claims (1)
- PŘEDMĚTZapojení autonomně diagnostikovatelného systému, vyznačující se tím, že svorka (10) prvního počítače (1) je spojena se svorkou (60) prvního výstupního zařízení (6), s první svorkou (20) prvního komparátoru (2), s druhou svorkou (111) stykového modulu (11) as druhou.svorkou (91) sbšrnicového rozpojovače (9), svorka (30) druhého počítače (3) je spojena se třetí svorkou (22) prvního komparátoru (2), se svorkou (70) vynálezu druhého výstupního zařízení (7), s první svorkou (110) stykového modulu (11) a s první svorkou (40) druhého komparátoru (4) , přičemž svorka (50) třetího počítače (5) je spojena se svorkou (120) třetího výstupního zařízení (12), se třetí svorkou (42) druhého komparátoru (4), s první svorkou (90) sběmicového rozpojovače (9) a se svorkou (80) vnější paměti (8).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS275683A CS230248B1 (cs) | 1983-04-19 | 1983-04-19 | Zapojení autonomně diagnostikovatelného systému |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS275683A CS230248B1 (cs) | 1983-04-19 | 1983-04-19 | Zapojení autonomně diagnostikovatelného systému |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS230248B1 true CS230248B1 (cs) | 1984-08-13 |
Family
ID=5365540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS275683A CS230248B1 (cs) | 1983-04-19 | 1983-04-19 | Zapojení autonomně diagnostikovatelného systému |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS230248B1 (cs) |
-
1983
- 1983-04-19 CS CS275683A patent/CS230248B1/cs unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6256760B1 (en) | Automatic test equipment scan test enhancement | |
| US5410551A (en) | Net verification method and apparatus | |
| JP3002201B2 (ja) | クロス接続形検査回路及びそのための集積回路 | |
| KR970051348A (ko) | 필드 프로그래머블 게이트 어레이 및 그 테스트 방법 | |
| US7559000B2 (en) | Integrated circuit device, diagnosis method and diagnosis circuit for the same | |
| Afzaal et al. | Low-cost hardware redundancy for fault-mitigation in power-constrained IoT systems | |
| Liu et al. | Diagnosis of interconnects and FPICs using a structured walking-1 approach | |
| US4625310A (en) | Universally testable logic elements and method for structural testing of logic circuits formed of such logic elements | |
| Durbeck et al. | Defect-tolerant fine-grained parallel testing of a cell matrix | |
| CS230248B1 (cs) | Zapojení autonomně diagnostikovatelného systému | |
| US4682331A (en) | Logic circuit with self-test | |
| JPH09106696A (ja) | テスト中のデータ出力を選択解除する方法および装置 | |
| Amyeen et al. | Implication and evaluation techniques for proving fault equivalence | |
| Nadeau-Dostie et al. | A new hardware fault insertion scheme for system diagnostics verification | |
| Leong et al. | Built-in clock domain crossing (CDC) test and diagnosis in GALS systems | |
| Zhao et al. | Analyzing and diagnosing interconnect faults in bus-structured systems | |
| CN118483561B (zh) | 一种适用于边界扫描模拟测试卡的自检测构架及方法 | |
| JPH0778520B2 (ja) | 記憶装置 | |
| CN100348992C (zh) | 一种外围互连线的测试方法 | |
| Howells et al. | Defect tolerant interconnects for VLSI | |
| Zorian et al. | Multi-chip modules testing and DfT | |
| JP3326546B2 (ja) | コンピュータシステムの故障検知方法 | |
| JP2025036873A (ja) | Ecu、電子制御装置及びecuの故障診断方法 | |
| CS232197B1 (cs) | Rekoníiguračnl zapojení s komparátory | |
| JPS6111658Y2 (cs) |