CS229027B1 - Paměť RAM logických analyzátorů nebo generátorů slov - Google Patents

Abstract

Pamět RAM logických analyzátorů nebo generátorů slov, na jejíž první vstupy jsou připojeny vodiče vstupních dat, na jejíž výstupy jsou připojeny vodiče výstupních dat a na jejíž druhé vstupy jsou adresními vodiči připojeny adresovací obvody, přičemž mezi adresovacími obvody a pamět RAM je zapojena vyrovnávací pamět adresy. Adresovací obvody jsou připojeny na vstupy vyrovnávací paměti vodiči příští adresy a výstupy vyrovnávací paměti jsou připojeny adresními vodiči na druhé vstupy paměti RAM.

Description

Vynález se týká paměti RAM logických analyzátorů nebo generátorů slov. V současné době jsou paměti RAM logických analyzátorů nebo generátorů slov adresovány přímo. Minimální doba mezi jednotlivými vzorky je dána součtem vybavovací doby paměti RAM a dobou potřebnou k vytvoření dalěí adresy, zpoždění čítačů, což je nevýhodná.

Uvedenou nevýhodou odstraňuje pamět RAM logických analyzátorů nebo generátorů slov, na Jejíž první vstupy jaou připojeny vodiče vstupních dat, na jejíž výstupy jsou připojeny vodiče výstupních dat a na jejíž druhá vstupy jsou adresními vodiči připojeny adresovací obvody podle vynálezu, jehož podstata spočívá v tom, že mezi adresovacími obvody a pamět RAM je zapojena vyrovnávací pamět adresy, přičemž adresovací obvody jsou připojeny na vstupy vyrovnávací paměti adresy vodiči příští adresy a výstupy vyrovnávací paměti adresy jsou připojeny adresními vodiči na druhé vstupy paměti RAM.

Vynélez bude nyní blíže vysvětlen podle výkresů, na kterých obr. 1 představuje původní řešení a obr. 2 nové řešení podle vynálezu.

U původního řeěení, viz obr. 1, je pamět RAM χ spojena přímo adresními vodiči £ s adresovacími obvody £. Na první vstupy 1 a paměti RAM £ jsou připojeny vodiče vstupních dat jl a na výstupy paměti RAM £ jsou připojeny vodiče výstupních dat £2.

Podle obr. 2, který představuje řešení podle vynálezu, je na druhé vstupy 2a paměti RAM £ pomocí adresnlch vodičů £ připojena vyrovnávací pamět adresy £, na jejíž vstupy jsou připojeny adresovací obvody 2 pomocí vodičů příští adresy £.

Podstata paměti RAM logických analyzátorů nebo generátorů slov podle vynálezu spočívá v tom, že pamět RAM £ je vybavena vyrovnávací pamětí adresy £, a tím je umožněn současný výběr respektive záznam s pamětí nebo do paměti RAM £ a vytváření nové adresy pomocnými obvody. Tímto zlepšením je možno dosáhnout zrychlení činnosti logických analyzátorů, generátorů slov respektive dalších podobných zařízení až na dvojnásobek.

Funkce paměti RAM logických analyzátorů nebo generátorů slov podle vynálezu je následující:

Vyrovnávací pamět adresy £ obsahuje adresu. V okamžiku, kdy je třeba pamět RAM £ adresovat touto adresou, je adresa přečtena z vyrovnávací paměti adresy £. Současně s adresací paměti RAM £ touto adresou probíhá v adresovacích obvodech £ generace příští, nové, adresy, která je po ukončení adresace paměti RAM £ uložena do vyrovnávací paměti adresy £.

Vynález lze využít v generátorech slov používaných v číslicových obvodech, integrovaných obvodech a dalších. Dále lze vynález použít pro oživování a opravy složitých číslicových zařízení, například minipočítačů, řídicích jednotek NC strojů, testerů a dalších.

Claims (1)

1. Pamět RAM logických analyzátorů nebo generátorů slov, na jejíž první vstupy jsou připojeny vodiče vstupních dat, na jejíž výstupy jsou připojeny vodiče výstupních dat a na jejíž druhé vstupy jsou adresními vodiči připojeny adresovací obvody, vyznačená tím, že mezi adresovacími obvody (2) a pamět RAM (1) je zapojena vyrovnávací pamět adresy (3), přičemž adresovací obvody (2) jsou připojeny na vstupy vyrovnávací paměti adresy (3) vodiči příští adresy (c) a výstupy vyrovnávací paměti adresy (3) jsou připojeny adresními vodiči (b) na druhé vstupy (2a) paměti RAM (1).