CS228160B1 - Kombinační přírůstkový maticový mikroprocesor se zadávacím obvodem ve výstupu sečitačky - Google Patents

Abstract

Vynález se týká oboru číslicových počítačů a je určen pro numerické řečení diferenciálních rovnic. Podstatou vynálezu je přírůstkový maticový procesor složený z řady mikroprocesorových prvků, se zadávacím obvodem na výstupu počítačky, řečícím novým způsobem paralelná činnost mikroprocesorů, přičemž modulová koncepce umožňuje snadnou rozšiřitelnost. Technické uspořádání upravuje jednoduché programování, jednoduchou kontrolu činnosti a snadnou interpretaci řeSení. Rovněž se řeSí -pohodlně spojení s operátorem a možnost rychlé změny parametrů úlohy. Kromě hlavních znaků existují dalěí možné varianty.

Description

(54) Kombinační přírůstkový maticový mikroprocesor se zadávacím obvodem ve výstupu sečitačky

Vynález se týká oboru číslicových počítačů a je určen pro numerické řečení diferenciálních rovnic. Podstatou vynálezu je přírůstkový maticový procesor složený z řady mikroprocesorových prvků, se zadávacím obvodem na výstupu počítačky, řečícím novým způsobem paralelná činnost mikroprocesorů, přičemž modulová koncepce umožňuje snadnou rozšiřitelnost. Technické uspořádání upravuje jednoduché programování, jednoduchou kontrolu činnosti a snadnou interpretaci řeSení. Rovněž se řeSí -pohodlně spojení s operátorem a možnost rychlé změny parametrů úlohy. Kromě hlavních znaků existují dalěí možné varianty.

Vynález se týká kombinačního přírůstkového maticového mikroprocesoru se zadávacím obvodem ve výstupu sečítečky, u kterého se řeSí nový mikroprocesor b jeho zapojení.

Problémy současné vědy a techniky vyžaduji realizaci rozsáhlých výpočtů, jako např. řeSení složitých systémů lineárních a nelineárních parciálních diferenciálních rovnic, operace s velkými maticemi, epod, Uvedené typy úloh vyžadují, pro přijatelné doby řešení, počítače, jejichž rychlosti jsou v porovnání s běžnými velkými počítači asi 1 OOx vyšší.

Počítače, určená pro řízení procesů v reálném čase, musí kromě požadované rychlosti také vyhovovat požadavkům vysoké spolehlivosti. Požadavky nelze splnit u běžných počítačů, jejichž střední doby mezi poruchami se pohybuji v rozmezí 1 000 až 10 000 hodin. Zvyšováni operační rychlosti počítačů s využitím nových fyzikálních principů konstrukčních prvků, tj. zvyěováním rychlosti elektronických obvodů je omezené.

Další zvýěení výkonnosti umožňují organizační a struktuální změny. Jde především o specializaci a paralelní činnost jednotlivých částí počítače. Dosud známé univerzální počítačové systémy - multiprocesory jsou charakterizovány tím, že věechny procesory kromě své lokální paměti mají stejný přístup do hlavní paměti, a že mezi sebou komunikují jenom přes hlavní pamět.

tiloha při výpočtu může podle okolností přecházet od jednoho procesoru k druhému.

Je známo, že univerzální paralelní počítačové systémy vyžadují složitá programování kroků řešení priority vstupu do společné paměti a simultánního vstupu při stejná prioritě.

Jsou známy specializované paralelní počítačové systémy - maticové procesory, případně asociativní systémy, určené pro paralelní zpracování polí dat tím, že stejná posloupnost instrukcí se aplikuje paralelně a na různá data.

Jsou známy víceprocesorová počítače určené pro výpočet úloh, které se rozvětvují do. několika paralelně běžících větví. Jsou známy číslicové diferenciální analyzátory s jednotkovým kladným nebo záporným přírůstkům, určené pro paralelní řeSení úloh diferenciálního charakteru.

Nevýhodou dosud známých počítačových systémů je jejich přílišná specializovanost. Nevýhodou dosud známých počítačových systémů je složitost jejich programového vybavení; . programové vybavení zatím limituje potenciální možnosti technického provedení a organizace počítače. Hovněž technické provedení ještš není realizováno tak, aby bylo možno navrhnout vysoce efektivní programové vybavení.

Výše uvedené nedostatky jsou odstraněny kombinačním přírůstkovým maticovým mikroprocesorem se zadávacím obvodem ve výstupu sečítečky podle vynálezu, jehož podstatou je, že hodinový vstup každého paměíového prvku výstupního registru každého elementárního mikroprocesoru je spojen s řídicím výstupem centrální jednotily, hodinový vstup každého akumulačního paměíového prvku akumulačního obvodu každého elementárního mikroprocesoru je spojen s akumulačním řídícím výstupem centrální jednotky, blokovací vstup každého akumulačního paměíového prvku akumulačního obvodu každého elementárního mikroprocesoru je spojen s blokovacím řídicím výstupem centrální jednotky, řídicí vstup každého binárního dvouvstupého multiplexoru zadávacího obvodu každého elementárního mikroprocesoru je spojen se zadávacím řídicím výstupem centrální jédnotky, přičemž alespoň v jednom elementárním mikroprocesoru je každý binární výstup sečítečky spojen s pořadím si odpovídajícím prvním datovým vstupem binárního dvouvstupého multiplexoru zadávacího obvodu, druhý datový vstup každého binárního dvoustupého multiplexoru zadávacího obvodu je spojen s pořadím si odpovídající a k němu samostatně příslušející binární zadávací svorkou centrální jednotky, v každém elementárním mikroprocesoru je datový výstup každého binárního dvouvstupého multiplexoru zadávacího obvodu spojen s pořadím si odpovídajícím datovým vstupem paměíového prvku výstupního registru a s pořadím si odpovídajícím datovým vstupem akumulačního parnělového prvku akumulačního registru, výstup každého akumulačního paměíového prvku akumulačního registru je v každém elementárním mikroprocesoru spojen s pořadím si odpovídajícím binárním vstupem prvního sčítače sečítačky, alespoň jedna kombinační násobička v každém elementárním mikroprocesoru je svým každým binárním výstupem spojena s pořadím si odpovídajícím binárním vstupem odpovídajícího sčítance sečítačky a svým každým binárním vstupem násobence je spojena s pořadím si odpovídající a k ní samostatně příslušející binární datovou svorkou centrální jednotky, zatímco pro vzájemné propojení elementárních mikroprocesorů je binární výstup každého paměťového prvku požadovaného výstupního registru spojen s pořadím si odpovídajícím vstupem násobitele alespoň jedné požadované kombinační násobičky.

Technický pokrok řešení podle vynálezu je charakterizován tím, že tekto vytvořený kombinační přírůstkový maticový mikroprocesor se zadávacím obvodem ve výstupu sečítačky zásadním způsobem řeší paralelní spolupráci mikroprocesorů u úloh, které lze popsat diferenciální rovnicí. Hlavní výhodou řešení podle vynálezu je vysoká operační rychlost podmíněná paralelní strukturou. Významnou výhodou je modulová koncepce umožňující snadnou rozšiřitelnost. Mezi delší výhody patří:

- jednoduché, názorné programování,

- jednoduchá kontrola činnosti,

- snědná interpretace řešení a pohodlné spojení s operátorem, případně s reálným zařízením,

- možnost rychlé změny parametrů a struktury úlohy

Na přiložených výkresech jsou uvedeny příklady provedení kombinačního přírůstkového maticového mikroprocesoru se zadávacím obvodem ve výstupu sečítačky.

Na obr. 1 je hodinový vstup každého paměťového prvku £ výstupního registru 33 každého elementárního mikroprocesoru £ spojen s řídicím výstupem 201 centrální jednotky 2_, hodinový vstup každého akumulačního paměťového prvku £ akumulačního obvodu 77 každého elementárního mikroprocesoru £ je spojen s akumulačním řídicím výstupem 202 centrální jednotky 2,, blokovací vstup každého akumulačního paměťového prvku £ akumulačního obvodu 77 každého elementárního mikroprocesoru £ je spojen s blokovacím řídicím výstupem 203 centrální jednotky 2, řídicí vstup každého binárního dvouvstupého multiplexoru £ zadávacího obvodu 55 každého elementárního mikroprocesoru £ je spojen se zadávacím řídícím výstupem 204 centrální jednotky 2., přičemž alespoň v jednom elementárním mikroprocesoru £ je každý binární výstup sečítačky £ spojen s pořadím si odpovídajícím prvním patovým vstupem binárního dvouvstupého multiplexoru 2 zadávacího obvodu 55. druhý datový vstup každého binárního dvouvstupého multiplexďu 2 zadávacího obvodu 55 je spojen s pořadím si odpovídající a k němu samostatně příslušející binární zadávací svorkou centrální jednotky 2_, v každém elementárním mikroprocesoru £ je datový výstup každého binárního dvouvstupého multiplexoru 2 zadávacího obvodu ££ spojen s pořadím si odpovídajícím datovým vstupem paměťového prvku £ výstupního registru 33 a s pořadím si odpovídajícím datovým vstupem akumulačního paměťového prvku £ akumulačního registru 77. výstup každého akumulačního pamětového prvku £ akumulačního registru 77 je v každém elementárním mikroprocesoru £ spojen s pořadím si odpovídajícím binárním vstupem prvního sčítance sečítačky £, alespoň jedna kombinační násobička 2 v každém elementárním mikroprocesoru £ je svým každým binárním výstupem spojena s pořadím si odpovídajícím binárním vstupem odpovídajícího sčítance sečítačky £ a svým každým binárním vstupem násobence je spojena s pořadím si odpovídající a k ní samostatně příslušející binární datovou svorkou centrální jednotky 2, zatímco pro vzájemné propojení elementárních mikroprocesorů £ je binární výstup každého paměťového prvku £ požadovaného výstupního registru 33 spojen s pořadím si odpovídajícím vstupem násobitele alespoň jedné požadované kombinační násobičky 6,. 1

Na obr. 2 je alespoň v jednom elementárním mikroprocesoru £ mezi každý binární vstup násobence alespoň jedné kombineční násobičky 6 b k ní pořadím si odpovídající a samostatně příslušející binární datovou svorku centrální jednotky £ zapojena lokální paměť 8, přičemž lokální paměť 8 je svým každým binárním výstupem spojena s pořadím si odpovídajícím binárním vstupem násobence příslušné kombinační násobičky 6, a svým každým binárním vstupem je spojeňB s pořadím si odpovídající binární datovou svorkou centrální jednotky 2, samostatné příslužející odpovídající kombinační násobičce 2> zatímco zápisový vstup 81 lokální paměti 8 je spojen se zápisovým výstupem centrální jednotky 2i přísluéejícím samostatně každé lokální paměti 8, přičemž každý binární adresový vstup lokální paměti 8 každého elementárního- mikroprocesoru j. je spojen s pořadím si odpovídajícím adresovým binárním výstupem centrální jednotky 2.

Na obr. 3 je alespoň v jednom elementárním mikroprocesoru 2, alespoň k jedné kombinační násobičce 6. připojen vstupní multiplexor 11 tvořený alespoň jedním binárním dvouvstupým multiplexorem 2t pamělový multiplexor 12 tvořený alespoň jedním binárním dvouvstupým multiplexorem 2 a pomocný registr 13 tvořený alespoň jedním pamětovým prvkem 2> přičemž každý d8tový vstup paměíového prvku 2 pomocného registru 13 je spojen s pořadím si odpovídajícím binárním výstupem příslušející kombinační násobičky 2i každý binární výstup paměíového prvku 2 pomocného registru 13 je spojen s pořadím si odpovídajícím druhým datovým vstupem binárního dvouvstupého multiplexoru 2 paměíového multiplexoru 1 2. každý binární dvouvstupý multiplexor 2 paměíového multiplexoru 22, zapojená mezi každý binární vstup násobence přísluěející kombinační násobičky 6 a k ní pořadím si odpovídající a samostatně přísluěející binární datovou svorku centrální jednotky 2, je svým každým binárním výstupem spojen s pořadím si odpovídajícím binárním vstupem násobence příslušné kombinační násobičky 6, a svým každým prvním datovým vstupem je spojen s pořadím si odpovídající binární datovou svorkou centrální jednotky 2 samostatně přísluěející odpovídající kombinační násobičce 6., zatímco pro vzájemné propojení elementárních mikroprocesorů je mezi binární výstup každého paměíového prvku 2 požadovaného výstupního registru 22 a pořadím si odpovídající binární vstup násobitele příslušné kombinační násobičky 6 zapojen vstupní multiplexor 11 . přičemž binární výstup každého paměíového prvku 2 požadovaného výstupního registru 33 je spojen s pořadím si odpovídajícím prvním datovým vstupem binárního dvouvstupého multiplexoru 2 výstupního multiplexoru 1 1. druhý datový vstup každého binárního dvouvstupého multiplexoru 2 vstupního multiplexoru 11 každého elementárního mikroprocesoru 2 je spojen s pořadím si odpovídajícím binárním násobícím výstupem centrální jednotky 2, detový výstup každého binárního dvouvstupého multiplexoru 2 vstupního multiplexoru 11 je spojen s pořadím si odpovídajícím binárním vstupem násobitele příslušné kombinační násobičky 2« zatímco hodinový vstup každého paměíového prvku 2 pomocného registru každého elementárního mikroprocesoru 2 je spojen s pomocným hodinovým výstupem 210 centrální jednotky 2t řídicí vstup každého binárního dvouvstupého multiplexoru 2 pamělového multiplexoru 12 každého elementárního mikroprocesoru 1_ je spojen s řídicím pamělovým výstupem 211 centrální jednotky 2 ⁸ řídicí vstup každého binárního dvouvstupého multiplexoru 2 vstupního multiplexoru 11 každého elementárního mikroprocesoru 2 je spojen s řidicím multiplexním výstupem 212 centrální jednotky 2,.

Na obr. 4 je alespoň v jednom elementárním mikroprocesoru 2 alespoň k jedhé kombinační násobičce .2 připojen vstupní multiplexor 11 tvořený alespoň jedním binárním dvouvstupým multiplexorem 2, psmělový multiplexor 12 tvořený alespoň jedním binárním dvouvstupým multiplexorem'2 a pomocná lokální paměl 14. přičemž každý binární vstup pomocné lokální paměti je spojen s pořadím si odpovídajícím binárním výstupem příslušející kombinační násobičky 6, každý binární výstup pomocné lokální paměti 14 je spojen s pořadím si odpovídajícím druhým datovým vstupem každého binárního dvouvstupého multiplexoru 2 paměíového multiplexoru 12. každý binární dvouvstupý multiplexor 2 paměíového multiplexoru 12. zapojený mezi každý binární vstup násobence přísluěející kombinační násobičky 6 a k ní pořadím si odpovídající a samostatně přísluěející binární datovou svorku centrální jednotky

2.» á® svým každým binárním výstupem spojen s pořadím si odpovídajícím binárním vstupem násobence příslušné kombinační násobičky 6. 8 svým keždým prvním datovým vstupem je spojen' a pořadím si odpovídající binární datovou svorkou centrální jednotky 2 samostatně příslušející odpovídající kombinační násobičce 6_> zatímco pro vzájemné propojení elementárních mikroprocesorů 2 je mezi binární výstup každého paměíového prvku 2 požadovaného výstupního registru 33 a pořadím si odpovídající binární vstup násobitele příslušné kombinační násobičky 6. zapojen vstupní multiplexor 11 . přičemž binární výstup každého paměťového prvku £ požadovaného výstupního registru 33 je spojen s pořadím si odpovídajícím prvním datovým vstupem binárního dvouvstupého multiplexoru 2 vstupního multiplexoru 11 . druhý datový vstup každého binárního dvouvstupého multiplexoru 2 vstupního multiplexoru 11 každého elementárního mikroprocesoru £ je spojen s pořadím si odpovídajícím binárním násobícím výstupem centrální jednotky datový výstup každého binárního dvouvstupého multiplexoru £ vstupního multiplexoru 11 je spojen s pořadím si odpovídajícím binárním vstupem násobitele přísluSné kombinační násobičky 6,, zatímco každý binární adresový vstup pomocné lokální paměti 14 každého elementárního mikroprocesoru £ je spojen s pořadím si odpovídajícím pomocným adresovým binárním výstupem centrální jednotky 2., zápisový vstup pomocné lokální paměti 14 každého elementárního mikroprocesoru £ je spojen s řídicím zá-. pisovým výstupem 213 centrální jednotky 2., řídicí vstup každého binárního dvouvstupého multiplexoru £ paměťového multiplexoru 12 každého elementárního mikroprocesoru X je spojen s řídicím paměťovým výstupem 211 centrální jednotky 2, a řídicí vstup každého binárního dvouvstupého multiplexoru £ vstupního multiplexoru 11 každého elementárního mikroprocesoru £ Je spojen s řídicím multiplexním výstupem 212 centrální jednotky 2,.

Na obr. 5. a 6. je alespoň v jednom elementárním mikroprocesoru £ mezi každý první datový vstup každého binárního dvouvstupého multiplexoru 2 alespoň jednoho paměťového multiplexoru 12 a k němu pořadím si odpovídající binární datovou svorku centrální jednotky 2. samostatně přísluSející odpovídající kombinační násobičce 6, zapojen lokální registr 1 5 tvořený alespoň jedním paměťovým prvkem £, přičemž k8Ždý binární výstup paměťového prvku £ lokálního registru 13 je spojen s pořadím si odpovídajícím prvním datovým vstupem binárního dvouvstupého multiplexoru £ paměťového multiplexoru 1 2. každý datový vstup paměťového prvku 2. lokálního registru 15 je spojen s pořadím si odpovídající binární datovou svorku centrální jednotky 2, samostatně přísluSející odpovídající kombinační násobičce £, zatímco hodinový vstup každého paměťového prvku 2 lokálního registru 1 5 je spojen s lokálním řídicím výstupem centrální jednotky 2 příslušejícím samostatně každému lokálnímu registru 15.

Ne obr. 7. je alespoň v jednom elementárním mikroprocesoru 2 mezi každý binární výstup každé kombinační násobičky £ a pořadím si odpovídající každý binární vstup každého odpovídajícího sčítance sečítačky £ zapojena pomocná sečítačka 41 a pomocná kombinační násobička 61. přičemž keždá kombinační násobička 6. je svým každým binárním výstupem spojena s pořadím si odpovídajícím binárním vstupem odpovídajícího sčítance pomocné sečítačky £1.» každý binární výstup pomocné sečítačky 41 je spojen s pořadím si odpovídajícím binárním vstupem násobence pomocné kombinační násobičky 61. pomocná kombinační násobička 6£ je svým každým binárním výstupem spojena s pořadím si odpovídajícím binárním vstupem příslušného sčítance sečítačky £ ® každý binární vstup násobitele pomocné kombinační násobičky 61 každého elementárního mikroprocesoru £ je spojen s pořadím si odpovídajícím binární násobícím výstupem centrální jednotky 2,.

Na obr. 8. je alespoň v jednom elementárním mikroprocesoru £ mezi každý binární vstup násobence alespoň jedné kombinační násobičky £ a k ní pořadím si odpovídající a samostatně příslušející binární datovou svorku centrální jednotky 2. zapojen lokální registr £2» tvořený alespoň jedním paměťovým prvkem £, přičemž každý binární výstup paměťového prvku 2. lokálního registru 15 je spojen s pořadím si odpovídajícím binárním vstupem násobence příslušné kombinační násobičky £, každý datový vstup paměťového prvku £ lokálního registru Í2 3® spojen s pořadím si odpovídající binární datovou svorkou centrální jednotky £ samostatně příslušející odpovídající kombinační násobičce £, zatímco hodinový vstup každého paměťového prvku £ lokálního registru 15 je spojen s lokálním řídicím výstupem centrální jednotky 2 příslušejícím samostatně každému lokálnímu registru ££.

Na obr. 9., 10., 11., 12. je alespoň v jednom elementárním mikroprocesoru £ mezi datový vstup každého binárního dvouvstupého multiplexoru £ zadávacího obvodu 55 8 k němu pořadím si odpovídající samostatně příslušející binární zadávací svorku centrální jednotky g zapojen zadávací registr 16, tvořený alespoň jedním paměťovým prvkem g, přičemž každý binární výstup paměťového prvku i zadávacího registru 16 je spojen s pořadím si odpovídajícím druhým datovým vstupem binárního dvouvstupého multiplexoru χ zadávacího obvodu 55. každý datový vstup paměťového prvku χ zadávacího registru 16 je spojen s pořadím si odpovídající a k němu samostatně příslušející binární datovou svorkou centrální jednotky g, zatímco hodinový vstup každého paměťového prvku χ zadávacího registru 16 je spojen s hodinovým výstupem centrální jednotky g příslušejícím samostatně každému elementárnímu mikroprocesoru £.

Na obr. 13., 14.» 15.» 16. jsou pořadím si odpovídající binární datové svorky centrální jednotky 2 samostatně příslušející odpovídajícím kombinačním násobičkám 6. všech elementárních mikroprocesorů J. navzájem propojeny a spojeny s pořadím si odpovídajícími zadávacími svorkami centrální jednotky 2, samostatně příslušejícími odpovídajícím zadávacím obvodům 15 všech elementárních mikroprocesorů

Na obr. 17, je detail konkrétního provedení akumulačního paměťového prvku X akumulačního obvodu' 77. kde hodinový vstup klopného obvodu typu D je spojen s akumulačním řídicím výstupem 202 centrální jednotky g, blokovací vstup součinového hradla je spojen s blokovacím řídicím výstupem 203 centrální jednotky 2,; datovým vstupem akumulačního paměťového prvku X je D vstup klopného obvodu typu D a výstupem akumulačního paměťového prvku X je výstup součinového hradla.

V konkrétním provedení kombinačního přírůstkového maticovéhó^; mikroprocesoru se zadávacím obvodem ve výstupu sečítačky je dále paměťový prvek X tvořen klopným obvodem typu D, sečítačka £ j® tvořena kombinační n-bitovou sečítačkou. V běžném provedení je realizován binární dvouvstupý multiplexor X, kombinační násobička 6,, pomocná kombinační násobička 6£> pomocná sečítačka 41 . lokální paměť χ a pomocná lokální paměť 14.

Kombinační přírůstkový maticový mikroprocesor se zadávacím obvodem ve výstupu sečítačky je určen pro numerické řešení diferenciálních rovnic.

Při řešení diferenciální rovnice y' - a y = 0 s počáteční podmínkou y(o) = y_Q je činnost kombinačního přírůstkového mikroprocesoru se zadávacím obvodem ve výstupu sečítačky založena na řešení vztehu y_i+, = Yi ⁺ h.y\ h

2!

. +.....

i resp.

y_i+i = *i^{+ M}’i^{+ DY2}i^{+ DX3}i⁺......

kde

ΒΥ1_± ·= ah . y.^

DY2. = a #· DY1 .

ώ 1

DY3_± = a y DY2_Ť atd.

Při výpočtu prvního kroku se pomocí zadávacího obvodu 55 vloží počáteční podmínka y_Q do výstupního registru 33 a do akumulačního obvodu 77. Propojen je binární výstup každého paměťového prvku X výstupního registru 33 s pořadím si odpovídajícím vstupem násobitele kombinační násobičky £ téhož elementárního mikroprocesoru £.

Ne binární datová svorky centrální jednotky 2, samostatně příslušející odpovídající kombinační násobičce 6 se v provedení obr. 1 vloží násobitel ah, h - hodnots integračního kroku. Odblokuje ae akumulační obvod 77 a sečte se ^yo * ^Dí1o = ^yo ^{+ 8 h} ’ ^yo pomooí eačítačky £. Výsledek se uloží do akumulačního obvodu 77. Zablokuje se akumulační obvod 77 a hodnota DYlýse přepíše do výstupního registru 33. Na binární datové svorky centrální jednotky 2. se vloží a y. Vynásobením se získá další člen DY2_Q Taylorova rozvoje, atd.

V provedení dle obr, 2, se do lokální paměti zapíše postupně ah, ε j, a y, atd. Adresováním paměti se tato data zavádějí postupně na vstup násobitele požadované kombinační násobičky 6..

V provedení dle obr. 3. se na binární datové svorky centrální jednotky 2 samostatně příslušející odpovídající kombinační násobičce 6. vloží hodnota e,. Vstupní multiplexor připojí vstup násobitele kombinační násobičky <á k binárnímu násobícímu výstupu centrální jednotky g., kde se v prvním kroku vloží h. Paměíový multiplexor 12 propojí vstup násobence na binární datové svorky centrální jednotky g,. Získaná hodnota ah se uloží do pomocného registru 13. Přepne se vstupní multiplex 11 a paměíový multiplex 12; delší postup je již obdobný předchozímu výkladu.

V provedení dle obr. 4. se vypočítané hodnoty ah, a y, a y, atd., uloží do pomocné lokální paměti 14.

V provedení dle obr. 5. a'6. se hodnota a. zapíše do lokálního registru 1 5.

V provedení dle obr. 7. se provádí nejdříve výpočet a . y_o, v kombinační násobičce 6. e potom násobení (a . y₀).h v pomocné kombinační násobičce 61 . Pomocná sečítečke 41 se používá u vícevstupých elementárních mikroprocesorů.

. v provedení dle obr. 8 se hodnota a, zapíše do lokálního registru 1 5.

V provedení dle obr. 9., 10., 12. se hodnota počáteční podmínky y_Q uloží nejdříve do zadávacího registru 16.

Provedení dle obr. 13., 14., 15., 16. umožňuje používat společnou datovou sběrnici.

Claims (4)

PŘEDMĚT VYNÁLEZU

1. Kombinační přírůstkový maticový mikroprocesor se zadávacím obvodem ve výstupu sečítačky, vyznačený tím, že hodinový vstup každého pamélového prvku (3) výstupního registru (33) každého elementárního mikroprocesoru (1) je spojen s řídicím výstupem (201) centrální jednotky (2), hodinový vstup každého akumulačního pamělového prvku (7) akumulačního obvodu (77) každého elementárního mikroprocesoru (1) je spojen s akumulačním řídicím výstupem (202) centrální jednotky (2), blokovací vstup každého akumulačního pamélového prvku (7) akumulačního obvodu (77) každého elementárního mikroprocesoru (1) je spojen s blokovacím řídicím výstupem (203) centrální jednotky (2), řídicí vstup každého binárního dvouvstupého multiplexoru (5) zadávacího obvodu (55) každého elementárního mikroprocesoru (1) je spojen se zadávacím řídicím výstupem (204) centrální jednotky (2), přičemž alespoň v jednom elementárním mikroprocesoru (1) je každý binární výstup sečítačky (4) spojen s pořadím si odpovídajícím prvním datovým vstupem binárního dvouvstupého multiplexoru (5) zadávacího obvodu (55), druhý datový vstup každého binárního dvouvstupého multiplexoru (5) zadávacího obvodu (55) je spojen s pořadím si odpovídající a k němu samostatně přísluěející binární zadávací svorkou centrální jednotky (2), v každém elementárním mikroprocesoru (1) je datový výstup každého binárního dvouvstupého multiplexoru (5) zadávacího obvodu (55) spojen s pořadím si odpovídajícím datovým vstupem pamělového prvku (3) výstupního registru (33) a s pořadím si odpovídajícím datovým vstupem akumulačního pamélového prvku (7) akumulačního registru (77), výstup každého akumulačního pamélového prvku (7) akumulačního registru (77) je v každém elementárním mikroprocesoru (1) spojen s pořadím si odpovídajícím binárním vstupem prvního sčítance sečítačky (4), alespoň jedna kombinační násobička (6) v každém elementárním mikroprocesoru (1) je svým každým binárním výstupem spojena s pořadím si odpovídajícím binárním vstupem odpovídajícího sčítance sečítačky (4) a svým každým binárním vstupem násobence je spojena s pořadím si odpovídající a k ní samostatně přísluěející binární datovou svorkou centrální jednotky (2), zatímco pro vzájemné propojení elementárních mikroprocesorů (1) je binární výstup každého pamélového prvku (3) požadovaného výstupního registru (33) spojen s pořadím si odpovídajícím vstupem násobitele alespoň jedné požadované kombinační násobičky (6).

2. Kombinační přírůstkový maticový mikroprocesor se zadávacím obvodem ve výstupu sečítačky podle bodu 1, vyznačený tím, že alespoň v jednom elementárním mikroprocesoru (1) je mezi každý binární vstup násobence alespoň j^dné kombinační násobičky (6) a k ní pořadím si odpovídající a samostatně příslušející binární datovou svorku centrální jednotky (2) zapojena lokální paměl (8), přičemž lokální paměl (8) je svým každým binárním výstupem spojena s pořadím si odpovídajícím binárním vstupem násobence příslušné kombinační násobičky (6) a svým každým binárním vstupem je spojena s pořadím si odpovídající binární datovou svorkou centrální jednotky (2), samostatně příslušející odpovídající kombinační násobičce (6), zatímco zápisový vstup (81) lokální paměti (8) je spojen se zápisovým výstupem centrální jednotky (2), příslušejícím samostatně každé lokální paměti (8), přičemž každý binární adresový vstup lokální paměti (8) každého elementárního mikroprocesoru (1) je spojen s pořadím si odpovídajícím adresovým binárním výstupem centrální jednotky (2).

3. Kombinační přírůstkový maticový mikroprocesor se zadávacím obvodem ve výstupu sečítačky podle bodu 1, vyznačený tím, že alespoň v jednom elementárním mikroprocesoru (1) je alespoň k jedné kombinační násobičce (6) připojen vstupní multiplexor (11) tvořený alespoň jedním binárním dvoustupým multiplexorem (5), pamělový multiplexor (12) tvořený alespoň jedním binárním dvouvstupým multiplexorem (5) a pomocný registr (13) tvořený alespoň jedním pamělovým prvkem (3), přičemž každý datový vstup pamélového prvku (3) pomocného registru (13) je spojen s pořadím si odpovídajícím binárním vstupem příslušející kombinační násobičky (6), každý binární výstup pamélového prvku (3) pomocného registru (13) je spojen a pořadím si odpovídajícím druhým datovým vstupem binárního dvouvstupého multiplexoru (5) pamélového multiplexoru (12), každý binární dvouvstupý multiplexor (5) paměťového multiplexoru (12), zapojený mezi každý binární vstup násobence příslušející kombinační násobičky (6) a k ní pořadím si odpovídající β samostatně přísluSející binární patovou svorku centrální jednotky (2), je svým každým binárním výstupem spojen s pořadím si odpovídajícím binárním vstupem násobence přísluěné kombinační násobičky (6) e svým každým prvním datovým vstupem je spojen s pořadím si odpovídající binární datovou svorkou centrální jednotky (2) samostatně přísluSející odpovídající kombinační násobičce (6), zatímco pro vzájemné propojení elementárních mikroprocesorů (1) je mezi binární výstup každého paměťového prvku (3) požadovaného výstupního registru (33) a pořadím si odpovídající binární vstup násobítele přísluěné kombinační násobičky (6) zapojen vetupní multiplexor (11), přičemž binární výstup každého paměťového prvku (3) požadovaného výstupního registru (33)'je spojen s pořadím si odpovídajícím prvním datovým vstupem binárního dvouvstupého multiplexoru (5) vstupního multiplexoru (11), druhý detový vstup každého binárního dvouvstupého multiplexoru (5) vstupního multiplexoru (11) každého elementárního mikroprocesoru (1) je spojen s pořadím ai odpovídajícím binárním násobícím výstupem centrální jednotky (2), datový výstup každého binárního dvouvstupého multiplexoru (5) Vstupního multiplexoru (11) je spojen s pořadím si odpovídajícím binárním vstupem násobitele přísluěné kombinační násobičky (6), zatímco hodinový vstup každého paměťového prvku (3) pomocného registru (13) každého elementárního mikroprocesoru (1) je spojen s pomocným hodinovým výstupem (210) centrální jednotky (2), řídicí vstup každého binárního dvouvstupého multiplexoru (5) paměťového multiplexoru (12) každého elementárního mikroprocesoru (1) je spojen s řídicím paměťovým výstupem (211) centrální jednotky (2) a řídicí vstup každého binárního dvouvstupého multiplexoru (5) vstupního multiplexoru (11) každého elementárního mikroprocesoru (1) je spojen s řídicím multiplexním výstupem (212) centrální jednotky (2).

4. Kombineční přírůstkový maticový mikroprocesor se zadávacím obvodem ve výstupu sečítečky podle bodu 1, vyznačený tím, že alespoň v jednom elementárním mikroprocesoru (1) je alespoň k jedné kombinační násobičce (6) připojen vstupní multiplexor (11) tvořený alespoň jedním binárním dvouvstupým multiplexorem (5), paměťový multiplexor (12) tvořený alespoň jedním binárním dvouvstupým multiplexorem (5) a pomocná lokální paměť (14), přičemž každý binární vstup pomocné lokální paměti (14) je spojen s pořadím si odpovídajícím binárním výstupem příslušející kombinační násobičky (6), každý binární výstup pomocné lokální paměti (14) je spojen s pořadím si odpovídajícím druhým datovým vstupem každého binárního dvouvstupého multiplexoru (5) paměťového multiplexoru (12), každý binární dvouvstupý multiplexor (5) paměťového multiplexoru (12), zapojený mezi každý binární vstup násobence příslušející kombinační násobičky (6) a k ní pořadím-si odpovídající a samostatně přísluěející binární datovou svorku centrální jednotky (2), je svým každým binárním výstupem spojen s pořadím si odpovídajícím binárním vstupem násobence příslušné kombinační násobičky (6) a svým každým prvním datovým vstupem je spojen s pořadím si odpovídající binární datovou svorkou centrální jednotky (2) samostatně příslušející odpovídající kombinační násobičce (6), zatímco pro vzájemné propojení elementárních mikroprocesorů (1) je mezi binární výstup každého paměťového prvku (3) požadovaného výstupního registru (33) a pořadím si odpovídající binární vstup násobitele příslušné kombinační násobičky (6) zapojen vstupní multiplexor (11), přičemž binární výstup každého paměťového prvku (3) požadovaného výstupního registru (33) je spojen s pořadím si odpovídajícím prvním datovým vstupem binárního dvouvstupého multiplexoru (5) vstupního multiplexoru (11), druhý datový vstup každého binárního dvouvstupého multiplexoru (5) vstupního multiplexoru (11) každého elementárního mikroprocesoru (1) je spojen s pořadím si odpovídajícím binárním násobícím výstupem centrální jednotky (2), datový výstup každého binárního dvouvstupého multiplexoru (5) vstupního multiplexoru (11) je spojen s pořadím si odpovídajícím binárním vstupem násobitele příslušné kombinační násobičky (6), zatímco každý binární adresový vstup pomocné lokální paměti (14) každého elementárního mikroprocesoru (1) je spojen s pořadím si odpovídajícím pomocným adresovým binárním výstupem centrální jednotky (2), zápisový vstup pomocné lokální paměti (14) každého elementárního mikroprocesoru (1) je spojen s řídicím zápisovým výstupem (213) centrální jednotky (2), řídicí vstup každého binárního dvouvstupého multiplexoru (5) paměťového multiplexoru (12) každého elementárního mikroprocesoru (1) je spojen s řídicím paměťovým výstupem (211) centrální jednotky (2) a řídicí