CS241256B1 - Přírůstkový maticový mikroprocesor - Google Patents

Přírůstkový maticový mikroprocesor Download PDF

Info

Publication number
CS241256B1
CS241256B1 CS807473A CS747380A CS241256B1 CS 241256 B1 CS241256 B1 CS 241256B1 CS 807473 A CS807473 A CS 807473A CS 747380 A CS747380 A CS 747380A CS 241256 B1 CS241256 B1 CS 241256B1
Authority
CS
Czechoslovakia
Prior art keywords
input
data
unit
output
multiplexer
Prior art date
Application number
CS807473A
Other languages
English (en)
Other versions
CS747380A1 (en
Inventor
Jiri Kunovsky
Original Assignee
Jiri Kunovsky
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiri Kunovsky filed Critical Jiri Kunovsky
Priority to CS807473A priority Critical patent/CS241256B1/cs
Publication of CS747380A1 publication Critical patent/CS747380A1/cs
Publication of CS241256B1 publication Critical patent/CS241256B1/cs

Links

Landscapes

  • Advance Control (AREA)

Abstract

Řešení se týká přírůstkového maticového mikroprocesoru, u kterého se řeší nový mikroprocesor a jeho zapojeni. Podstatou přírůstkového maticového mikroprocesoru, tvořeného alespoň jedním elementárním procesorem, centrálním řadičem a vstup - výstup jednotkou je, že každý elementární procesor je propojen s centrálním řadičem, centrální řadič je propojen se vstup - výstupní jednotkou, vstup - výstupní jednotka je propocena s každým elementárním procesorem, přičemž pro vzájemné propojeni elementárních procesorů má kaž­ dý elementární procesor sériový výstup a alespoň jeden výběrový vstup. Technicky pokrok řešeni je charakterizován tim, že takto vytvořený přírůstkový maticový mikroprocesor zásadním způsobem řeši paralelní spolupráci u úloh, které lze popsat diferenciální rovnicí.

Description

Vynález se týká přírůstkového maticového mikroprocesoru, u kterého se řeší nový mikroprocesor a jeho zapojeni.
Problémy současné vědy a techniky vyžaduji realizaci rozsáhlých výpočtů, jako např. řešeni složitých systémů lineárních a nelineárních parciálních diferenciálních rovnic, operace s velkými maticemi, apod. Uvedená typy úloh vyžadují, pro přijatelné doby řešeni, počítače, jejichž rychlosti jsou v porovnání s běžnými velkými počítači asi lOOx vyšší. Počítače, určené pro řízení procesů v reálném čase, musí kromě požadované rychlosti také vyhovovat požadavkům vysoké spolehlivosti. Požadavky nelze splnit u běžných počítačů, jejichž střední doby mezi poruchami ss pohybují v rozmezí 1000 až 10 000 hodin. Zvyšování operační rychlosti počítačů s využitím nových fyzikálních principů konstrukčních prvků, t.j. zvyšováním rychlosti elektronických obvodů,je omezené. Další zvýšení výkonnosti umožňuji organizační a struktu^lni změny. Ode především o specializaci a paralelní činnost jednotlivých části počítače. Dosud známé univerzální počítačové eystómy - multiprocesory jsou charakterizovány tim, že všechny procesory kromě své lokální paměti mají stejný přístup^do hlavni paměti, a že mezi sebou komunikuji jenom přes hlavni pamšt. Úloha při výpočtu může podle okolnosti přecházet od jednoho procesoru k druhému.
□e známo, že univerzální paralelní počítačové systémy vyžadují složité programování kroků řešení priority vstupu do společné paměti a simultánního vstupu při stejné prioritě, □sou známy specializované paralelní počítačové systémy - maticové procesory, případně asociativní systémy, určené pro paralelní zpracování poli dat tím, že stejná posloupnost
241 256
- 2 Instrukci se aplikuje paralelně na různá data. Jsou znány víceprocesorové počítače určené pro výpočet úloh, které se rozvětvuji do několika paralelně běžících větvi. Osou znány číslicová diferenciální analyzátory s jednotkovýn kladným nebo záporným přírůstkem, určené pro paralelní řeěení úloh diferenciálního charakteru.
Nevýhodou dosud známých počítačových systémů je jejich přílišná specializovanost. Nevýhodou dosud známých počítačových systémů je složitost jejich programového vybaveni; programové vybaveni zatím limituje potenciální možnosti technického provedeni a organizace počítače. Rovněž technické provedení ještě není realizováno tak, aby bylo možno navrhnout vysoce efektivní programové vybaveni. Nevýhodou, z hlediska technického provedení, je vysoký počet spojovacích vodičů zajištujících současný přenos dat mezi jednotlivými procesory.
Výše uvedené nedostatky jsou odstraněny přírůstkovým maticovým mikroprocesorem, tvořeným centrální jednotkou a alespoň jedním elementárním mikroprocesorem složeným z výstupního registru, součtová aritmetická jednotky, akumulační paměti, alespoň jedné násobiči operační jednotky a k ni příslušející lokální paměti podle vynálezu, jehož podstatou je, že centrální jednotka je epojena 8 každým výstupním registr··, s každou akumulační paaětl, a každou lokální pamětí a a datovým paralelním vstupem každé lokální paměti, přičemž alespoň v jednom elementárním mikroprocesoru je datový paralelní výstup součtová aritmetické jednotky spojen e datovým paralelním vstupem odpovídajícího výstupního registru a β datovým paralelním vstupem odpovídající akumulační paměti, datový paralelní výstup akumulační paměti je spojen s odpovídajícím akumulačním paralelním vstupem součtové aritmetické jednotky, alespoň jedna násobiči operační jednotka elementárního mikroprocesoru je svým datovým paralelním výstupem spojena 8 příslušným součtovým paralelním vstupem součtová aritmetické jednotky a svým datovým paralelním vstupem je spojena s datovým paralelním výstupem odpovídající lokální paměti, zatímco pro vzájemné propojeni
241 256 elementárních mikroprocesorů má každý výstupní registr svůj výstup a každý násobiči operační Jednotka má svůj násobiči vstup.
Technický pokrok řešeni podle vynálezu je charakterizován tím, že takto vytvořený přírůstkový maticový mikroprocesor zásadním způsobem řeší paralelní spolupráci mikroprocesorů u úloh, které lze popsat diferenciální rovnici. Hlavni výhodou řešeni podle vynálezu je vysoká operační rychlost podmíněná paralelní strukturou. Významnou výhodou je modulová koncepce umožňující snadnou rozšiřitelnost. Mezi další výhody patři
- jednoduché vzájemné propojeni přírůstkových maticových mikroprocesorů jedním spojovacím vodičem,
- jednoduché (názorné) programováni,
- jednoduchá kontrola činnosti,
- snadná interpretace řešení a pohodlné spojeni s operátorem, případně s reálným zařízením,
- možnost rychlé změny parametrů a struktury úlohy.
Na přiložených výkresech jsou uvedeny příklady provedeni přírůstkového maticového mikroprocesoru.
Na obr.l je centrální jednotka 2 spojena s každým výstupním registrem 3., s každou akumulační pamětí 5, s každou lokální paměti 7 a s datovým paralelním vstupem 701 každé lokální paměti 7, přičemž alespoň v jednom elementárním mikroprocesoru 1, je datový paralelní výstup 400 součtové aritmetické jednotky 4 spojen s datovým paralelním vstupem 301 odpovídajícího výstupního registru 3 a s datovým paralelním vstupem 501 odpovídající akumulační paměti 5, datový paralelní výstup 500 akumulační paměti 2 Je spojen s odpovídajícím akumulačním paralelním vstupem 401 součtové aritmetické jednotky 4, alespoň jedna násobící operační jednotka 6 elementárního mikroprocesoru 1. je svým datovým paralelním výstupem 600 spojena s příslušným součtovým paralelním vstupem 402 součtové aritmetické jednotky 4 a svým datovým paralelním vstupem 602 je spojena s datovým paralelním výstupem 700 odpovídající lokální paměti 7, zatímco pro vzájemné propojení elementárních mikroprocesorů 1 má každý výstupní registr 3 svůj výstup 300 a každá ná4
241 256 sobici operační jednotka 6 má svůj násobiči vstup 601«
Na obr.2 je alespoň jeden násobiči vstup 601 operační jednotky 6 spojen s výstupem 300 pouze jednoho výstupního registru
Na obr.3 je s centrální jednotkou 2 spojen datový výstup 310 alespoň jednoho výstupního registru 3, řídicí zápisový vstup 351 a řidiči nastavovací vetup 352 každého výstupního registru 3, řídicí zápisový vstup 551 a řídicí uvolňovací vstup 552 každé akumulační paměti 5, řídicí zápisový vstup 751 a řídicí adresovací vstup 752 každé lokální paměti 7.
Na obr.4 je alespoň v jednom elementárním mikroprocesoru 1, akumulační pamět 5 tvořena multiplsxorem 8 a akumulačním registrem 50, přičemž datový paralelní vstup 802 multiplexoru 8 tvoři datový paralelní vstup 501 akumulační paměti 5, datový paralelní výstup 800 multiplexoru 8 je spojen s datovým vstupem 51 akumulačního registru 50, datový výstup 52 akumulačního registru 50 tvoři datový paralelní výstup 500 akumulační paměti 5t řídicí zápisový vstup 53 akumulačního registru 50 tvoři řídicí zápisový vstup 551 akumulační paměti 5, řídicí uvolňovací vstup 54 akumulačního registru 50 tvoři řídicí uvolňovací vstup 552 akumulační paměti 5, zatímco s centrální jednotkou 2 je spojen datový výstup 3lO alespoň jednoho výstupního registru 3, datový zadávací vstup 801 každého multiplexoru 8, řídicí zápisový vstup 351 každého výstupního registru 3, řídicí zápisový vstup 551 a řídicí uvolňovací vstup 552 každá akumulační paměti 5, řídicí vstup 851 každého multiplexoru 8 a řídicí zápisový vstup 751 a řídicí adresovací vstup 752 každá lokální paměti 7·
Na obr.5 je alespoň v jednom elementárním mikroprocesoru j. akumulační parně? 5 tvořena multiplexorem 8 a akumulačním registrem 50, přičemž datový vetup 51 akumulačního registru 50 tvoři datový paralelní vstup 501 akumulační paměti 5, datový výstup 52 akumulačního registru 50 je spojen s datovým paralelním vstupem 802 multiplexoru 8, datový paralelní výstup 800 multiplexoru 8 tvoři datový paralelní výstup 500
241 258 akumulační paměti 5, řídicí zápisový vstup 53 akumulačního registru 50 tvoři řídící zápisový vstup 551 akumulační paměti 5, řidiči uvolňovací vstup 54 akumulačního registru 50 tvoři řidiči uvolňovací vstup 552 akumulační paměti 5, zatímco s centrální jednotkou 2 je spojen datový výstup 310 alespoň jednoho výstupního registru 3, datový zadávací vstup 801 každého multiplexeru 8, řidiči zápisový vstup 351 každého výstupního registru 3, řidiči zápisový vstup 551 a řídicí uvolňovací vstup 552 každá akumulační paměti 5, řídicí vstup 851 každého multiplexeru 8 a řídicí zápisový vstup 751 a řídicí adresovací vstup 752 každé lokální paměti 7.
Na obr.6 ja alespoň v jednom elementárním mikroprocesoru 1^ součtová aritmetická jednotka 4 spojena s centrální jednotkou 2.
Na obr.7 je alespoň v jednom elementárním mikroprocesoru _1 součtová aritmetická jednotka 4 tvořena multiplexorem 8 a základní aritmetickou jednotkou 40, přičemž datový vstup 42 základní aritmetické jednotky 40 tvoři součtový paralelní vstup 402 součtové aritmetické jednotky 4, akumulační vstup 43 základní aritmetické jednotky 40 tvoři akumulační paralelní vstup 401 součtové aritmetické jednotky
4, datový výstup 41 základní aritmetické jednotky 40 je spojen 8 datovým paralelním vstupem 802 multiplexoru 8, datový paralelní výstup 800 multiplexoru 8 tvoři datový paralelní výstup 400 součtové aritmetické jednotky 4, zatímco s centrální jednotkou 2 je spojen datpvý výstup 310 alespoň jednoho výstupního registru 3, datový zadávací vstup 801 každého multiplexoru 8, řídicí zápisový vstup 351 každého výstupního registru 3, řídicí zápisový vstup 551 a řídicí uvolňovací vstup 552 každá akumulační paměti
5, řídicí vstup 851 každého multiplexoru 8 a řídicí zápisový vstup 751 a řidiči adresovací vstup 752 každé lokální paměti 7.
Na obr.8 je alespoň v jednom elementárním mikroprocesoru 1 alespoň jedna násobiči operační jednotka 6 spojena s centrální jednotkou 2.
241 25K
Na obr.9 je alespoň jedna násobiči operační jednotka 6 tvořena multiplexorem 8 a základní násobící jednotkou 60. přičemž datový vstup 62 základní násobící jednotky 60 tvoři datový paralelní vstup 602 násobící operační jednotky 6, násobící vstup 63 základní násobící jednotky 60 tvoří násobící vstup 601 násobící operační jednotky 6, datový výstup 61 základní násobící jednotky 60 je spojen s datovým paralelním vstupem 802 multiplexoru 8, datový paralelní výstup 800 multiplexoru 8 tvoři datový paralelní výstup 600 násobící operační jednotky 6, zatímco s centrální jednotkou 2 je spojen datový výstup 310 alespoň jednoho výstupního registru 3, datový zadávací vstup 801 každého multiplexoru 8, řídicí zápisový vstup 351 každého výstupního registru 3, řídicí zápisový vstup 551 a řídicí uvolňovací vstup 552 každé akumulační paměti 5, řídicí vstup 851 každého multiplexoru 8 a řídicí zápisový vstup 751 a řídicí adresovací vstup 752 každé lokální paměti 7.
Na obr.10 je alespoň v jednom elementárním mikroprocesoru 1 alespoň jedna lokální pamět 7 tvořena multiplexorem (3 a základní paměti 70. přičemž datový vstup 72 základní paměti 70 tvoři datový paralelní vstup 701 lokální paměti 7, datový výstup 71 základní paměti 70 je spojen s datovým paralelním vstupem 802 multiplexoru 8, datový paralelní výstup 800 multiplexoru 8 tvoři datový paralelní výstup 700 lokální paměti 7, zápisový vstup 73 základní paměti 70 tvo^í řídicí zápisový vstup 751 lokální paměti 7 a adresovací vstup 74 základní paměti 70 tvoři řídicí adresovací vstup 752 lokální paměti 7, zatímco s centrální jednotkou 2 je spojen datový zadávací vetup 801 a řídicí vstup 851 každého multiplexoru 8.
Na obr.11 je s centrální jednotkou 2 spojen datový paralelní výstup 500 alespoň jedné akumulační paměti 5, řídicí zápisový vstup 351 a řídicí nastavovací vstup 352 každého výstupního registru 3., řídící zápisový vstup 551 a řídicí uvolňovací vstup 552 každé akumulační paměti 5, řídicí zápisový vstup 751 a řídicí adresovací vstup 752 každé lokální paměti 7·
241 256
Na obr.12 je alespoň v jednom elementárním mikroprocesoru _1 akumulační pamět 5 tvořena multiplexorem 8. a akumulačním registrem 50, přičemž datový paralelní vstup 802 multiplexoru 8 tvoři datový paralelní vstup 501 akumulační paměti 5, datový paralelní výstup 800 multiplexoru 8 je spojen s datovým vstupem 51 akumulačního registru 50, datový výstup 52 akumulačního registru 50 tvoři datový paralelní výstup 500 akumulační paměti 5, řídicí zápisový vstup 53. akumulačního registru 50 tvoři řídicí zápisový vstup 551 akumulační paměti 5, řídicí uvolňovací vstup 54 akumulačního registru 50 tvoři řídicí uvolňovací vstup 552 akumulační paměti 5, zatímco s centrální jednotkou 2 ja spojen datový paralelní výetup 500 alespoň jedné akumulační paměti 5, datový zadávací vstup 801 každého multiplexoru 8, řídicí zápisový vstup 351 každého výstupního registru 3, řídicí zápisový vstup 551 a řídicí uvolňovací vstup 552 každé akumulační paměti 5, řídicí vstup 851 každého multiplexoru 8 a řídicí zápisový vstup 751 a řídicí adresovací vstup 752 každé lokální paměti 7.
Na obr.13 je alespoň v jednom elementárním mikroprocesoru 1 akumulační pamět 5 tvořena multiplexorem 8 a akumulačním registrem 50, přičemž datový vstup 51 akumulačního registru 50 tvoři datový paralelní vstup 501 akumulační paměti 5, datový výstup 52 akumulačního registru 50 je spojen s datovým paralelním vstupem 802 multiplexoru 8, datový paralelní výetup 800 multiplexoru 8 tvoří datový paralelní výstup 500 akumulační paměti 5, řídicí zápisový vstup 53 akumulačního registru 50 tvoří řídicí zápisový vstup 551 akumulační pamětí 5, řídicí uvolňovací vstup 54 akumulačního registru 50 tvoři řídicí uvolňovací vstup 552 akumulační paměti 5t zatímco s centrální jednotkou 2 je spojen datový paralelní výstup 500 alespoň jedné akumulační paměti 5, datový zadávací vstup 801 každého multiplexoru 8, řídicí zápisový vstup 351 každého výstupního registru 3, řídicí zápisový vstup 551 a řídicí uvolňovací vstup 552 každé akumulační paměti 5, řídicí vstup 851 každého multiplexoru 8 a řídicí zápisový vstup 751 a řídicí adresovací vstup 752 každé lokální paměti 7.
241 256
Na obr.14 je alespoň v jednom elementárním mikroprocesoru JL součtová aritmetická jednotka 4 tvořena multiplexorem 8 a základní aritmetickou jednotkou 40, přičemž datový vstup 42 základní aritmetická jednotky 40 tvoři součtový paralelní vstup 402 součtová aritmetické jednotky 4, akumulační vstup 43 základní aritmetické jednotky 40 tvoři akumulační paralelní vstup 401 součtová aritmetické jednotky
4, datový výstup 41 základní aritmetická jednotky 40 je spojen s datovým paralelním vstupem 802 multiplexeru 8, datový paralelní výstup 800 multiplsxoru 8 tvoři datový paralelní výstup 400 součtové sritmetická jednotky 4, zatímco s centrální jednotkou 2 je spojen datový paralelní výstup 500 alespoň jedná akumulační paměti 5, datový zadávací vstup 801 každého multiplaxoru 8, řidiči zápisový vstup
351 každého výstupního registru 3, řídicí zápisový vstup 551 a řidiči uvolňovací vstup 552 každé akumulační paměti
5, řidiči vstup 851 každého multiplexoru 8 a řídicí zápisový vstup 751 a řidiči adresovací vstup 752 každé lokální paměti 7.
Na obr.15 je alespoň v jednom elementárním mikroprocesoru ,1 alespoň jedna násobiči operační jednotka 6, tvořena multiplexorem 8 a základní násobící jednotkou 60, přičemž datový vstup 62 základní násobící jednotky 60 tvoří datový paralelní vstup 602 násobiči operační jednotky 6, násobící vstup 63 základní násobící jednotky 60 tvoří násobiči vstup 601 násobiči operační jednotky 6, datový výstup 61 základní násobiči jednotky 60 je spojen s datovým paralelním vstupem 802 multiplexoru 8, datový paralelní výstup 800 multiplexoru 8 tvoři datový paralelní výstup 600 násobící operační jednotky 6, zatímco s centrální jednotkou 2 je spojen datový paralelní výstup 500 alespoň jedná akumulační paměti 5, datový zadávací vstup 801 každého multiplexoru 8, řidiči zápisový vstup 351 každého výstupního registru 3, řidiči zápisový vstup 551 a řidiči uvolňovací vstup 552 každé akumulační paměti 5, řidiči vstup 851 každého multiplexoru 8 a řidiči zápisový vstup 751 a řidiči adresovací vstup 752 každé lokální paměti 7.
241 258
Na obr.16 je alespoň v jednom elementárním mikroprocesoru J. alespoň jedna lokální pamět 7 tvořena multiplexorem 8 a základní pamětí 70, přičemž datový vstup 72 základní paměti 70 tvoří datový paralelní vstup 701 lokální paměti 7, datový výstup 71 základní paměti 70 je spojen s datovým paralelním vstupem 802 multiplexoru 8, datový paralelní výstup 800 multiplexoru 8 tvoří datový paralelní výstup 700 lokální paměti 7, zápisový vstup 73 základní paměti 70 tvoří řídicí zápisový vstup 751 lokální paměti 7 a adresovací vstup 74 základní paměti 70 tvoří řídicí adresovací vstup 752 lokální paměti 7, zatímco s centrální jednotkou 2 je spojen datový zadávací vstup 801 a řídicí vstup 851 každého multiplexoru 8.
Na obr.17 je s centrální jednotkou 2 spojen pomocný výstup 403 alespoň jedné součtové aritmetické jednotky 4, řídicí zápisový vstup 351 a řídicí nastavovací vstup 352 každého výstupního registru 3, řídicí zápisový vstup 351 a řídicí uvolňovací vstup 552 každé akumulační paměti 5, řídicí zápisový vstup 751 a řídicí adresovací vstup 752 každé lokální paměti 7.
Na obr.18 je alespoň v jednom elementárním mikroprocesoru JL akumulační pamět 5 tvořena multiplexorem 8 a akumulačním registrem 50, přičemž datový paralelní vstup 802 multiplexoru 8 tvoří datový paralelní vstup 501 akumulační paměti 5, datový paralelní výstup 800 múltiplexoru 8 je spojen s datovým vstupem 51 akumulačního registru 50, datový výstup 52 akumulačního registru 50 tvoří datový paralelní výstup 500 akumulační paměti 5, řídicí zápisový vstup 53. akumulačního registru 50 tvoří řídicí zápisový vstup 551 akumulační paměti 5, řídicí uvolňovací vstup 54 akumulačního registru 50 tvoři řídicí uvolňovací vstup 552 akumulační paměti 5, zatímco s centrální jednotkou 2 je spojen pomocný výstup 403 součtová aritmetické jednotky 4, datový zadávací vstup 801 každého multiplexoru 8, řídicí zápisový vstup 351 každého výstupního registru 3, řídicí zápisový vstup 551 a řídicí uvolňovací vstup 552 každé akumulační paměti 5, řídicí vstup 851 každého multiplexoru 8 a řídicí zápisový vstup 751 a řídicí adresovací vstup 752 každé lokální paměti 7.
241 256
Na obr.19 je alespoň v jednoa elementární· mikroprocesoru 1 akuaulačni pamět 5 tvořena aultiplexoraa 8 a akumulačnia registrem 50, přičemž datový vstup 51 akumulačního registru 50 tvoři datový paralelní vstup 501 akumulační paměti 5, datový výstup 52 akumulačního registru 50 Je apojen s datovým paralelním vstupem 802 multiplexeru 8, datový paralelní výstup 800 aultiplexoru 8 tvoři datový paralelní výstup 500 akuaulačni paměti 5, řidiči zápisový vstup 53 akumulačního registru 50 tvoři řidiči zápisový vstup 551 akuaulačni paměti 5, řidiči uvolňovací vstup 54 akumulačního registru 50 tvoři řidiči uvolňovací vstup 552 akumulační paměti 5, zatímco s centrální jednotkou 2 Ja spojen pomocný výstup 403 alespoň jedn.á součtová aritmetická jednotky 4, datový zadávací vstup 801 každého aultiplexoru 8, řidiči zápisový vstup 351 každého výstupního registru 3, řídicí zápisový vstup 551 a řidiči uvolňovací vstup 552 každá akumulační paměti 5, řidiči vstup 851 každého aultiplexoru 8 a řidiči zápisový vstup 751 a řídicí adresovací vstup 752 každá lokální paměti 7.
Na obr.20 ja alespoň v Jednom elementárním mikroprocesoru 2 součtová aritmetická jednotka 4 tvořena multiplaxorem 8 a základní aritmetickou jednotkou 40, přičemž datový vstup základní aritmetická jednotky 40 tvoří součtový paralelní vstup 402 součtové aritmetická Jednotky 4, akumulační vstup základní aritmetické jednotky 40 tvoři akumulační paralelní vstup 401 součtová aritmetická jednotky 4, datový výstup 41 základní aritmetická Jednotky 40 je spojen s datovým paralelním vstupem 802 aultiplexoru 8, datový paralelní výstup 800 aultiplexoru 8 tvoři datový paralelní výstup 400 součtová aritmetická jednotky 4, zatímco s centrální jednotkou 2 ja spojen poeocný výstup 403 alespoň jedné součtové aritmetická jednotky 4 tvořený pomocným výstupem 44 základní aritmetická jednotky 40, datový zadávací vstup 801 každého aultiplexoru 8, řidiči zápisový vstup 351 každého výstupního registru 3, řidiči zápisový vstup 551 a řidiči uvolňovací vstup 552 každá akuaulačni paměti 5, řidiči vstup 851 každého aultiplexoru 8 a řidiči zápisový vstup 751 a řidiči adresovací vstup 752 každá lokální paměti 7.
241 256
Ne obr.21 Je alespoň v jedno· elementárním mikroprocesoru 1 alespoň jedna násobiči operační jednotka 6 tvořena multiplexorem 8 a základní násobící jednotkou 60, přičemž datový vstup 62 základní násobící jednotky 60 tvoři datový paralelní vstup 602 násobící operační jednotky 6, násobící vstup 63 základní násobící jednotky 60 tvoři násobící vstup 601 násobící operační jednotky 6, datový výstup 61 základní násobící jednotky 60 je spojen s datovým paralelním vstupem 802 multiplexoru 8, datový paralelní výstup 800 nultiplexoru 8 tvoři datový paralelní výstup 600 násobící operační jednotky 6, zatímco s centrální jednotkou 2 je spojen pomocný výstup 403 alespoň jedné součtové aritmetické jednotky 4, datový zadávací vstup 801 každého multiplexoru 8, řídicí zápisový vstup 351 každého výstupního registru 3, řídicí zápisový vstup 551 a řídicí uvolňovací vstup 552 každá akumulační paměti řídicí vstup 851 každého multiplexoru 8 a řídicí zápisový vstup 751 a řídicí adresovací vstup 752 každá lokální paměti 7.
Na obr.22 je alespoň v jednom elementárním mikroprocesoru JL alespoň jedna lokální pamět 7 tvořena multiplexorem 8 a základní paměti 70, přičemž datový vstup 72 základní paměti 70 tvoři datový paralelní vstup 701 lokální paměti 7, datový výstup 71 základní paměti 70 je spojen s datovým paralelním vstupem 802 multiplexoru 8, datový paralelní výstup 800 multiplexoru 8 tvoři datový paralelní výstup 700 lokální paměti 7, zápisový vstup 73 základní paměti 70 tvoři *“ T“· -řidiči zápisový vstup 751 lokální paměti 7 a adresovací vstup 74 základní paměti 70 tvoři řídicí adresovací vstup 752 lokální paměti 7, zatímco s centrální jednotkou 2 je spojen datový zadávací vstup 801 a řídicí vstup 851 každého multiplexoru 8.
Na obr.23 je součtová aritmetická jadnotka 4 tvořena základní aritmetickou jednotkou 40, přičemž datový vstup 42 základní aritmetické jednotky 40 tvoři součtový paralelní vstup 402 součtové aritmetická jednotky 4, akumulační vstup 43 základní aritmetické jednotky 40 tvoři akumulační paralelní vstup 401 součtové aritmetické jednotky 4 a datový
241 256 výstup 41 základní aritmetické jednotky 40 tvoři datový paralelní výstup 400 součtové aritmetické jednotky 4.
Na obr.24 je alespoň jedna základní aritmetická jednotka 40 alespoň jednoho elementárního mikroprocesoru 2 tvořena binární sečítačkou 49.
Na obr.25 je akumulační pamět 2 tvořena akumulačním registrem 50, přičemž datový vstup 51 akumulačního registru 50 tvoři datový paralelní vstup 501 akumulační paměti 5, datový výstup 52 akumulačního registru 50 tvoři datový paralelní výstup 500 akumulační paměti 5, řídicí zápisový vstup 53 akumulačního registru 50 tvoři řídicí zápisový vstup 551 akumulační paměti 2 θ řidiči uvolňovací vstup 54 akumulačního registru 50 tvoři řidiči uvolňovací vstup 552 akumulační paměti 5.
Na obr.26 je násobiči operační jednotka 6 tvořena základní násobící jednotkou 60, přičemž datový vstup 62 základní násobící jednotky 60 tvoři datový paralelní vstup 602 násobiči operační jednotky 6, datový výstup 61 základní násobící jednotky 60 tvoři datový paralelní výstup 600 násobiči operační jednotky 6 a násobiči vstup 63 základní násobící jednotky 60 tvoři násobící vstup 601 násobiči operační jednotky 6.
Na obr.27 je alespoň jedna základní násobící jednotka 60 alespoň jednoho elementárního mikroprocesoru 2 tvořena kombinační násobičkou 65.
Na obr.28 je alespoň jedna základní aritmetická jednotka 40 alespoň jednoho elementárního mikroprocesoru 2 tvořena základní sečítacl jednotkou 45, základní násobiči jednotkou 60 a akumulační sečitaci jednotkou 46, přičemž výstup 450 základní sečítacl jednotky 45 tvoři datový výstup 41 základní aritmetické jednotky 40, akumulační vstup 451 základní sečitaci jednotky 45 tvoří akumulační vstup 43 základní aritmetické
241 256 jednotky 40. součtový vstup 461 akumulační sečítaci jednotky 46 tvoři datový vstup 42 základní aritmetické jednotky 40, výstup 460 akumulační sečítaci jednotky 46 je spojen s datovým vstupem 62 základní násobiči jednotky 60, datový výstup 61 základní násobící jednotky 60 je spojen s datovým vstupem 452 základní sečítaci jednotky 45, zatímco s centrální jednotkou 2 je spojen násobiči vstup 63 každé základní násobiči jednotky 60.
Na obr.29 je základní sečítaci jednotka 45 tvořena binární sečltačkou 49, základní násobící jednotka 60 je tvořena kombinační násobičkou 65 a akumulační sečítaci jednotka 46 je tvořena binární sečltačkou 49.
Na obr.30 je alespoň jedna základní násobící jednotka 60 alespoň jednoho elementárního mikroprocesoru 1^ tvořena násobiči jednotkou 689.vstupním multiplexorem 9, parnětovýra multiplexorem 10 a přípravnou paměti 11, přičemž výstup 690 násobiči jednotky 689 tvořící datový výstup 61 základní násobiči jednotky 60 je spojen s datovým vstupem 111 přípravné paměti LI, datový výstup 110 přípravné paměti 11 je spojen s přípravným vstupem 101 paměťového multiplexoru 10, přímý vstup 102 paměťového multiplexoru 10 tvoří datový vstup 62 základní násobiči jednotky 60, výstup 100 paměťového multiplexoru 10 je spojen s datovým vstupem 691 násobící jednotky 689, násobiči vstup 692 násobící jednotky 689 je spojen s datovým paralelním výstupem 900 vstupního multiplexoru 9, datový vstup 902 vstupního multiplexoru 9 tvoři násobíc! vstup 63 základní násobící jednotky 60, zatímco s centrální jednotkou 2 je spojen datový zadávací vstup 901 vstupního multiplexoru 9, řídicí vstup 951 vstupního multiplexoru 9, řídicí vstup 151 paměťového multiplexoru 10 a přípravná pamět 11.
Na obr.31 je násobící jednotka 689 tvořena kombinační násobičkou 65.
241 256
Na obr.32 je alespoň v jednom elementárním mikroprocesoru 1_ základní aritmetická jednotka 40 tvořena základní sečitací jednotkou 45 a akumulačním posuvným registrem 490. přičemž výstup 450 základní sečitací jednotky 45 tvořící datový výstup 4l základní aritmetická jednotky 40 je spojen s datovým vstupem 491 akumulačního posuvného registru 490. datový výstup 492 akumulačního posuvného registru 490 je spojen s pomocným akumulačním vstupem 493 základní eečitaci jednotky 45, akumulační vstup 494 základní sečítaci jednotky 45 tvoři akumulační vstup 43 základní aritmetické jednotky 40. datový vstup 452 základní eečitaci jednotky 45 tvoři datový vstup 42 základni aritmetické jednotky 40, přičemž s centrální jednotkou 2 je spojen nulovací vstup 495, zápisový vstup 496 a posouvací vstup 497 akumulačního posuvného registru 490 a posouvací vstup 375 výstupního registru 3.
Na obr.33 je alespoň v jednom elementárním mikroprocesoru JL základni násobící jednotka 60 tvořena rozhodovacím obvodem 20 a základním transformačním obvodem 21, přičemž rozhodovací obvod 20 je spojen se základním transformačním obvodem 21, datový vstup 201 základního transformačního obvo du 21 tvoři datový vstup 62 základni násobiči jednotky 60. datový výstup 202 základního transformačního obvodu 21 tvoři datový výstup 61 základni násobiči jednotky 60. sekvenční vstup 210 rozhodovacího obvodu 20 tvoři násobiči vstup 63 základni násobiči jednotky 60, zatímco s centrální jednotkou 2 je spojen rozhodovací vstup 211 rozhodovacího obvodu 20.
Na obr.34 alespoň jeden elementární mikroprocesor 1 obsahuje pouze jednu základni násobiči jednotku 60 tvořenou rozhodovacím obvodem 20 a základním transformačním obvodem 21, zatímco mezi zápisový vstup 496 akumulačního posuvného registru 490 a centrální jednotkou 2 je zapojen blokovací obvod 28, přičemž řidiči vstup 280 blokovacího obvodu 28 je spojen s rozhodovacím obvodem 20.
241 256
Na obr.35 alespoň jeden elementární mikroprocesor 1^ obsahuje pouze jednu základní násobiči jednotku 60 tvořenou rozhodovacím obvodem 20, základním transformačním obvodem
21. vstupním multiplexorem 9, paměťovým multiplexorem 10 a přípravnou paměti 11. přičemž datový výstup 202 základního transformačního obvodu 21 tvoři datový výstup 61 základní násobiči jednotky 60, datový vstup 201 základního transformačního obvodu 21 je spojen s výstupem 100 paměťového multlplexoru 10, přímý vstup 102 pamětového multiplexoru 10 tvoři datový vstup 62 základní násobiči jednotky 60, přípravný vstup 101 paměťového multiplexoru 10 je spojen s datovým výstupem 110 přípravné paměti 11. datový vstup 111 přípravné paměti 11 ja spojen s datovým paralelním výstupem 400 součtové aritmetické jednotky 4, sekvenční vstup 210 rozhodovacího obvodu 20 je spojen s datovým paralelním výstupem 900 vstupního multiplexoru 9, datový vstup 902 vstupního multiplexoru 9 tvoři násobiči vstup 63 základní násobiči jednotky 60, zatímco s centrální jednotkou 2 je spojen datový zadávací vstup 901 vstupního multiplexoru 9, řidiči vstup 951 vstupního multiplexoru 9, řídicí vstup l5l pamětového multiplexoru 10 a přípravná pamět 11.
Na obr.36 je alespoň jedna základní násobící jednotka 60 alespoň jednoho elementárního mikroprocesoru JL tvořena základní sačitaci jednotkou 45,, akumulačním posuvným registrem 490, rozhodovacím obvodem 20 a základním transformačním obvodem 21, přičemž výstup 450 základní sečítací jednotky 45 tvořící datový výstup 61 základní násobiči jednotky 60 je spojen s datovým vstupem 491 akumulačního posuvného registru 490, datový výstup 492 akumulačního posuvného registru 490 je spojen s akumulačním vstupem 494 základní sačitaci jednotky 45, datový vstup 452 základní sačitací jednotky 45 je spojen s datovým výstupem 202 základního transformačního obvodu 21, datový vstup 201 základního transformačního obvodu 21 tvoři datový vstup 62 základní násobící jednotky 60, základní transformační obvod 21 je spojen s rozhodovacím obvodem 20, sekvenční vstup 210 rozhodovacího
241 258 obvodu 20 tvoři násobiči vstup 63 základní násobiči jednotky
60. zatímco s centrální jednotkou 2 je spojen rozhodovací vstup 211 rozhodovacího obvodu 20, nulovací vstup 495, zápisový vstup 496 a posouvací vstup 497 akumulačního posuvného registru 490 a posouvací vstup 375 výstupního registru 3.
Na obr.37 je alespoň v jednom elementárním mikroprocesoru £ mezi zápisový vstup 496 akumulačního posuvného registru 490 a centrální jednotku 2 zapojen blokovací obvod 28. přičemž řídící vstup 280 blokovacího obvodu 28 je spojen s rozhodovacím obvodem 20.
Na obr.38 je alespoň v jednom elementárním mikroprocesoru £ mezi datový paralelní výstup 700 lokální paměti 7 a odpovídající datový paralelní vstup 602 násobiči operační jednotky zapojena pomocná násobiči jednotka 35 tvořená základní sečítací jednotkou 45, akumulačním posuvným registrem 490, pomocným výstupním registrem 325. rozhodovacím obvodem 20 a základním transformačním obvodem 21 přičemž datový výstup 326 pomocného výstupního registru 325 je spojen s datovým paralelním vstupem 602 násobící operační jednotky 6, výstup 450 základní sečítací jednotky 45 je spojen s datovým vstupem 327 pomocného výstupního registru 325 a s datovým vstupem 491 akumulačního posuvného registru 490. datový výstup 492 akumulačního posuvného registru 490 je spojen s akumulačním vstupem 494 základní sečítací jednotky 45. datový vstup 452 základní sečítací jednotky 45 je spojen s datovým výstupem 202 základního transformačního obvodu 21. datový vstup 201 základního transformačního obvodu 21 je spojen s datovým paralelním výstupem 700 odpovídající lokální paměti 7, základní transformační obvod 21 je spojen s rozhodovacím obvodem 20, sekvenční vstup 210 rozhodovacího obvodu 20 tvoři násobiči vstup 658 pomocné násobící jednotky 35, zatímco s centrální jednotkou 2 je spojen rozhodovací vstup 211 rozhodovacího obvodu 20, nulovací vstup 495. zápisový vstup 496 a posouvací vstup 497 akumulačního posuvného registru 490. pomocný výstupní registr 325. posouvací vstup
241 256
375 výstupního registru 3. a násobiči vstup 658 pomocné násobiči jednotky 35.
Na obr.39 je alespoň v jedné pomocné násobiči jednotce 35“ mezi zápisový vstup 496 akumulačního posuvného registru 490 a centrální jednotku 2 zapojen blokovací obvod 28, přičemž řidiči vstup 280 blokovacího obvodu 28 je spojen s rozhodovacím obvodem 20.
Na obr.40 je alespoň jedna základní aritmetická jednotka 40 alespoň jednoho elementárního mikroprocesoru 1. tvořena základní sečítaci jednotkou 45, základní násobící jednotkou 60, akumulační sečítaci jednotkou 46 a akumulačním posuvným registrem 490, přičemž výstup 450 základní sečítaci jednotky 45 tvoři datový výstup 41 základní aritmetické jednotky 40, akumulační vstup 451 základní sečítaci jednotky 45 tvoří akumulační vstup 43 základní aritmetické jednotky 40, součtový vstup 461 akumulační sečítaci jednotky 46 tvoří datový vstup 42 základní aritmetické jednotky 40 výstup 460 akumulační sečítaci jednotky 46 je spojen s datovým vstupem 62 základní násobící jednotky 60 a s datovým vstupem 491 akumulačního posuvného registru 490, datový výstup 492 akumulačního posuvného registru 490 je spojen s akumulačním vstupem 499 akumulační sečítaci jednotky 46., datový výstup 61 základní násobící jednotky 60 je spojen s datovým vstupem 452 základní sečítaci jednotky 45, zatímco s centrální jednotkou 2 je spojen násobící vstup 63 základní násobící jednotky 60, nulovací vstup 495, zápisový vstup 496 a posouvaci vstup 497 akumulačního posuvného registru 490.
Na obr.4l je základní sečítaci jednotka 45 tvořena binární sečítačkou 49 a akumulační sečítaci jednotka 46 je tvořena binární sečítačkou 49.
Možné příklady konkrétního provedení jsou uvedeny průběžné např. obr. 24, 25, 27, 29, 31.

Claims (41)

  1. Přadmět vynálezu
    241 25fi
    1) Přírůstkový maticový mikroprocesor tvořený centrální jednotkou e alespoň jedním elementárním mikroprocesorem složeným z výstupního registru, součtové aritmetická jednotky, akumulační paměti, alespoň jedná násobící operační jednotky a k ni příslušející lokální paměti/vyznačený tim, že centrální jednotka (2) je spojena s každým výstupním registrem (3), s každou akumulační paměti (5), s každou lokální paměti (7) a s datovým paralelním vstupem (701) každá lokální paměti (7), přičemž alaapoň v jednom elementárním mikroprocesoru (1) je datový paralelní výstup (400) součtová aritmetické jednotky (4) spojen s datovým paralelním vstupem (301) odpovídejiciho výstupního registru (3) a s datovým paralelním vstupem (501) odpovídající akumulační paměti (5), datový paralelní výstup (500) akumulační paměti (5) je spojen s odpovídajícím akumulačním paralelním vstupem (401) součtová aritmetické jednotky (4), alespoň jedna náeobici operační jednotka (6) elementárního mikroprocesoru (1) je svým datovým paralelním výstupem (600) spojena s příslušným součtovým paralelním vstupem (402) součtové aritmetická jednotky (4) a svým datovým paralelním vstupem (602) ja spojena a datovým paralelním výstupem (700) odpovídající lokální paměti (7), zatímco pro vzájemná propojeni elementárních mikroprocesorů (1) má každý výstupní registr (3) svůj výstup (300) e každá násobící operační jednotka (6) má svůj násobící vstup (601).
  2. 2) Přírůstkový maticový mikroprocesor podle bodu 1/Vyznačený tim, že alespoň jeden náeobici vstup (601) násobící operační jednotky (6) je spojen s výstupem (300) pouze jednoho výstupního registru (3).
  3. 3) Přírůstkový maticový mikroprocesor podle bodů 1 a 2( vyznačený tim, že s centrální Jednotkou (2) je spojen da. tový výstup (310) alespoň jednoho výstupního registru (3), řídicí zápisový vstup (351) a řídicí nastavovací vstup
    -19 241 258 (352) každého výstupního registru (3), řídicí zápisový vstup (551) a řidiči uvolňovací vstup (552) každá akumulační paměti (5), řidiči zápisový vstup (751) a řidiči adresovací vstup (752) každá lokální paměti (7).
  4. 4) Přírůstkový maticový mikroprocesor podle bodů 1 a 2,vyznačený tim, že alespoň v jednom elementárním mikroprocesoru (1) Je akumulační paaět (5) tvořena multiplexorem (8) a akumulačním registrem (50), přičemž datový paralelní vetup (802) multiplexoru (8) tvoři datový paralelní vstup (501) akumulační paměti (5), datový paralelní výstup (800) multiplexoru (8) je spojen s datovým vstupem (51) akumulačního registru (50), datový výstup (52) akumulačního registru (50) tvoři datový paralelní výstup (500) akumulační řidiči zápisový vstup (53) akumulačního retvoři řídící zápisový vstup (551) akumulační řidiči uvolňovací vstup (54) akumulačního retvořl řidiči uvolňovací vstup (552) akumulační paměti (5), zatímco s centrální jednotkou (2) je spojen datový výstup (310) alespoň jednoho výstupního registru (3), datový zadávací vstup (801) každého multiplexoru (8), řidiči zápisový vetup (351) každého výstupního registru (3), řidiči zápisový vstup (551) a řidiči uvolňovací vstup (552) každá akumulační paměti (5), řídicí vstup (851) každého multiplexoru (8) a řídicí zápisový vstup (751) a řídicí adresovací vstup (752) každá lokální paměti (7).
    paměti (5), gistru (50) paměti (5), gistru (50)
  5. 5) Přírůstkový maticový mikroprocesor podle bodů 1 a 2vyznačený tim, že alespoň v jednom elementárním mikroprocesoru (1) je akumulační parnět (5) tvořena multiplexorem (8) a akumulačním registrem (50), přičemž datový vstup (51) akumulačního registru (50) tvoři datový paralelní vstup (501) akumulační paměti (5), datový výstup (52) akumulačního registru (50) Je spojen β datovým paralelním vstupem (802) multiplexoru (8). datový paralelní výstup (800) multiplexoru (8) tvoři datový paralelní výstup (500) akumulační paměti (5), řidiči zápisový vstup (53) akumulační- 20
    241 256 ho registru (50) tvoři řídicí zápisový vstup (551) akumulační paněti (5), řidiči uvolňovací vstup (54) akumulačního registru (50) tvoři řidiči uvolňovací vstup (552) akumulační paměti (5), zatímco s centrální jednotkou (2) je spojen datový výstup (310) alespoň jednoho výstupního registru (3), datový zadávací vstup (801) každého multiplexoru (8). řidiči zápisový vstup (351) každého výstupního registru (3), řídící zápisový vstup (551) a řidiči uvolňovací vstup (552) každé akumulační paměti (5), řídicí vstup (851) každého multiplexoru (8) a řidiči zápisový vstup (751) a řidiči adresovací vstup (752) každé lokální paměti (7).
  6. 6) Přírůstkový maticový mikroprocesor podle bodů 1 a 2/Vyznačený tím, že alespoň v Jednom elementárním mikroprocesoru (1) je součtová aritmetická jednotka (4) spojena s centrální jednotkou (2).
  7. 7) Přírůstkový maticový mikroprocesor podle bodů 1, 2 a 6/ vyznačený tim, ža alespoň v jednom elementárním mikroprocesoru (1) je součtová aritmetická jednotka (4) tvořena multiplexorem (8) a základní aritmetickou jednotkou (40), přičemž datový vstup (42) základní aritmetické jednotky (40) tvoři součtový paralelní vstup (402) součtové aritmetické jednotky (4), akumulační vstup (43) základní aritmetické jednotky (40) tvoři akumulační paralelni vstup (401) součtové aritmetické jednotky (4), datový výstup (41) základní aritmetické jednotky (40) je spojen s datovým paralelním vstupem (802) multiplexoru (8), datový paralelní výstup (800) multiplexoru (8) tvoři datový paralelni výstup (400) součtové aritmetické Jednotky (4), zatímco s centrální jednotkou (2) je spojen datový výstup (310) alespoň jednoho výstupního registru (3), datový zadávací vstup (801) každého multiplexoru (8), řidiči zápisový vstup (351) každého výstupního registru (3), řidiči zápisový vstup (551) a řidiči uvolňovací vstup (552) každá akumulační paměti (5), řídicí vstup (851) každého multi- 24 241 256 plexoru (8) a řidiči zápisový vstup (751) a řidiči adresovací vstup (752) každá lokální panšti (7).
  8. 8) Přírůstkový maticový Mikroprocesor podle bodů 1 e 2,vyznačený tín, že alespoň v jednon elenentárnin Mikroprocesoru (1) je alespoň jedna násobiči operační jednotka (6) spojena s centrální jednotkou (2).»
  9. 9) Přírůstkový naticový mikroprocesor podle bodů 1, 2 a 8/ vyznačený tín, že alespoň v jednon elenentárnin mikroprocesoru (1) je alespoň jedna násobící operační jednotka (6) tvořena nultiplexoren (8) a základní násobící jednotkou (60), přičenž datový vetup (62) základní násobící jednotky (60) tvoři datový paralelní vstup (602) násobící operační jednotky (6), násobící vstup (63) základní násobiči jednotky (60) tvoři násobiči vetup (601) násobiči operační jednotky (6), datový výstup (61) základní násobiči jednotky (60) je spojen 8 datovýn paralelní· vstupen (802) nultiplexoru (8), datový paralelní výetup (800) nultiplexoru (8) tvoři datový paralelní výstup (600) násobící operační Jednotky (6), žatí«co s centrální jednotkou (2) je spojen datový výetup (310) alespoň jednoho výstupního registru (3). datový zadávací vetup (801) každého nultiplexoru (8), řidiči zápisový vstup (351) každého výstupního registru (3), řidiči zápisový vstup (551) a řidiči uvolňovací vstup (552) každé akumulační panšti (5), řidiči vstup (851) každóho nultiplexoru (8) e řidiči zápisový vstup (751) a řidiči adresovací vstup (752) každé lokální panšti (7).
  10. 10) Přírůstkový naticový Mikroprocesor podle bodů 1, 2 a 3, vyznačený tin, že alespoň v jednon elenentárnin mikroprocesoru (1) je alespoň jedna lokální panšt (7) tvořena nultiplexoren (8) a základní panšti (70), přičenž datový vstup (72) základní panšti (70) tvoři datový paralelní vstup (701) lokální panšti (7), datový výstup (71) základní panšti (70) je spojen β datovýn paralelnin vstupen (802)
    -2.2.241 256 multiplexoru (8), datový paralelní výstup (800) multiplexoru (8) tvoři datový paralelní výstup (700) lokální paměti (7), zápisový vstup (73) základní paměti (70) tvoři řídící zápisový vstup (75l) lokální paměti (7) a adresovací vstup (74) základní paměti (70) tvoři řidiči adresovací vstup (752) lokální paměti (7), zatímco s centrální jednotkou (2) je spojen datový zadávací vstup (801) a řídící vstup (851) každého multiplexeru (8).
  11. 11) Přírůstkový maticový mikroprocesor podle bodů 1 a 2,vyznačený tim, že s centrální jednotkou (2) je spojen datový paralelní výstup (500) alespoň jedné akumulační paměti (5), řídicí zápisový vstup (351) a řídicí nastavovací vstup (352) každého výstupního registru (3). řidiči zápisový vstup (551) a řidiči uvolňovací vstup (552) každá akumulační paměti (5), řídicí zápisový vstup (751) a řidiči adresovací vstup (752) každá lokální paměti (7).
  12. 12) Přírůstkový maticový mikroprocesor podle bodů 1 a 2,vyznačený tím, že alespoň v jednom olementárnim mikroprocesoru (1) jo akumulační pamět (5) tvořena nultiplexmrem (8) a akumulačním registrem (50), přičemž datový paralelní vstup (802) multiplexoru (8) tvoři datový paralelní vstup (501) akumulační paměti (5), datový paralelní výstup (800) multiplexoru (8) jo spojen s datovým vstupem (51) akumulačního registru (50), datový výstup (52) akumulačního registru (50) tvoři datový paralelní výstup (500) akumulační paměti (5), řídicí zápisový vstup (53) akumulačního registru (50) tvoři řidiči zápisový vstup (551) akumulační paměti (5), řidiči uvolňovací vstup (54) akumulačního registru (50) tvoři řidiči uvolňovací vstup (552) akumulační paměti (5), zatímco 8 centrální jednotkou (2) je spojen datový paralelní výstup (500) alespoň jedné akumulační paměti (5), datový zadávací vstup (801) každého multiplexoru (β)» řidiči zápisový vstup (351) každého výstupního registru (3). řidiči zápisový vstup (551) a řidiči uvolňo241 256
    -2δ věci vstup (552) každé akumulační paměti (5), řídicí vstup (851) každého multiplexoru (8) a řídící zápisový vstup (751) a řídicí adresovací vstup (752) každé lokální paměti (7).
  13. 13) Přírůstkový maticový mikroprocesor podle bodů 1 a 2(Vyznačený tím, že alespoň v jednom elementárním mikroprocesoru (1) je akumulační pamět (5) tvořena multiplexorem (8) a akumulačním registrem (50), přičemž datový vstup (5l) akumulačního registru (50) tvoři datový paralelní vstup (501) akumulační pamětí (5), datový výstup (52) akumulačního registru (50) je spojen s datovým paralelním vstupem (802) multiplexoru (8), datový paralelní výstup (800) multiplexoru (8) tvoři datový paralelní výstup (500) akumulační paměti (5), řídicí zápisový vstup (53) akumulačního registru (50) tvoři řídicí zápisový vstup (551) akumulační paměti (5), řídicí uvolňovací vstup (54) akumulačního registru (50) tvoří řídicí uvolňovací vstup (552) akumulační paměti (5), zatímco s centrální jednotkou (2) je spojen datový paralelní výstup (500) alespoň jedná akumulační paměti (5). datový zadávací vstup (801) každého multiplexoru (8), řídicí zápisový vstup (351) každého výstupního registru (3), řídicí zápisový vstup (551) a řídicí uvolňovací vstup (552) každé akumulační paměti (5), řídicí vstup (851) každého multiplexoru (8) a řídící zápisový vstup (751) a řídicí adresovací vstup (752) každé lokální paměti (7). \
  14. 14) Přírůstkový maticový mikroprocesor podle bodů 1,2 a 6/ vyznačený tím, že alespoň v jednom elementárním mikroprocesoru (1) je součtová aritmetická jednotka (4) tvořena multiplexorem (8) a základní aritmetickou jednotkou (40), přičemž datový vstup (42) základní aritmetické jednotky (40) tvoři součtový paralelní vetup (402) součtové aritmetická jednotky (4), akumulační vstup (43) základní aritmetické jednotky (40) tvoři akumulační paralelní vstup (401) součtová aritmetická jednotky (4), datový výstup (41) zá-24 241 256 kladní aritmetické jednotky (40) je spojen e datovým paralelním vetupem (802) multiplexoru (8), datový paralelní výstup (800) multiplexoru (8) tvoři datový paralelní výstup (400) součtová aritmetické jednotky (4), zatímco β centrólni jednotkou (2) je spojen datový paralelní výstup (500) aleepoň jedné akumulační paměti (5), datový zadávací vstup (801) každého multiplexoru (8). řídicí zápisový vstup (351) každého výstupního registru (3), řídicí zápisový vstup (551) a řídicí uvolňovací vstup (552) každá akumulační paměti (5), řídicí vstup (851) každého multiplexeru (8) a řídicí zápisový vstup (751) a řídicí adresovací vstup (752) každé lokální paměti (7).
  15. 15) Přírůstkový maticový mikroprocesor podle bodů 1,2 a 8, vyznačený tím, že aleepoň v jednom elementárním mikroprocesoru (1) je alespoň jedna násobící operační jednotka (6) tvořena multiplexorem (8) a základní násobící jednotkou (60), přičeaž datový vstup (62) základní násobící jednotky (60) tvoři datový paralelní vstup (602) násobící operační jednotky (6), násobící vstup (63) základní násobící Jednotky (60) tvoři násobící vstup (601) násobící operační jednotky (6), datový výstup (61) základní násobící jednotky (60) je spojen s datovým paralelním vstupem (802) multiplexoru (8), datový paralelní yýstup (800) multiplexoru (8) tvoři datový paralelní výstup (600) násobící operační jednotky (6), zatímco s centrální jednotkou (2) je spojen datový paralelní výstup (500) alespoň jedná akumulační paměti (5), datový zadávací vstup (801) každého multiplexoru (8), řídicí zápisový vstup (351) každého výstupního registru (3), řídicí zápisový vstup (551) a řídicí uvolňovací vstup (552) každé akumulační paměti (5), řídicí vstup (851) každého aultiplexoru (8) a řídicí zápisový vstup (751) a řidiči adresovací vstup (752) každá lokální paměti (7).
  16. 16) Přírůstkový maticový mikroprocesor podle bodů 1, 2 a 11, vyznačený tia, že aleepoň v jednom elementárním mikropro-15241 258 cesoru (1) je alespoň jedna lokální pamět (7) tvořena multiplexorem (8) a základní pamětí (70), přičemž datový vstup (72) základní paměti (70) tvoři datový paralelní vstup (701) lokální paměti (7), datový výstup (71) základní paměti (70) je spojen s datovým paralelním vstupem (802) multiplexoru (8), datový paralelní výstup (800) multiplexoru (8) tvoří datový paralelní výstup (700) lokální paměti (7), zápisový vstup (73) základní paměti (70) tvoři řídící zápisový vstup (751) lokální paměti (7) a adresovací vstup (74) základní paměti (70) tvoří řídicí adresovací vstup (752) lokální paměti (7), zatímco s centrální jednotkou (2) je spojen datový zadávací vstup (801) a řídicí vstup (851) každého multiplexoru (8).
  17. 17) Přírůstkový maticový mikroprocesor podle bodů 1,2 a 6( vyznačený tím, že s centrální jednotkou (2) je spojen pomocný výstup (403) alespoň jedné součtové aritmetické jednotky (4), řídicí zápisový vstup (351) a řídící nastavovací vstup (352) každého výstupního registru (3), řídící zápisový vstup (551) a řídicí uvolňovací vstup (552) každé akumulační paměti (5), řídicí zápisový vstup (751) a řídící adresovací vstup (752) každé lokální paměti (7).
  18. 18) Přírůstkový maticový mikroprocesor podle bodů 1,2 a 6, vyznačený tím, že alespoň v jednom elementárním mikroprocesoru (1) je akumulační pamět (5) tvořena multiplexorem (8) a akumulačním registrem (50), přičemž datový paralelní vstup (802) multiplexoru (8) tvoři datový paralelní vstup (501) akumulační paměti (5), datový paralelní výstup (800) multiplexoru (8) je spojen s datovým vstupem (51) akumulačního registru (50), datový výstup (52) akumulačního registru (50) tvoří datový paralelní výstup (500) akumulační paměti (5), řídící zápisový vstup (53) akumulačního registru (50) tvoří řídicí zápisový vstup (551) akumulační paměti (5), řídicí uvolňovací vstup (54) akumulačního registru (50) tvoří řídicí uvolňovací vstup (552) akurau- 26241 256 lační paměti (5), zatímco s centrální jednotkou (2) Je spojen pomocný výstup (403) součtové aritmetické jednotky (4), datový zadávací vstup (801) každóho multiplexoru (8), řídicí zápisový vstup (351) každóho výstupního registru (3), řídicí zápisový vetup (551) a řídicí uvolňovací vstup (552) každé akumulační paměti (5), řídicí vstup (851) každóho multiplexoru (8) a řídicí zápisový vstup (751) a řídicí adresovací vstup (752) každé lokální paměti (7).
  19. 19) Přírůstkový maticový mikroprocesor podle bodů 1, 2 a 6j vyznačený tim, že alespoň v jednom elementárním mikroprocesotu (1) je akumulační pamět (5) tvořena multiplexorem (8) a akumulačním registrem (50), přičemž datový vstup (51) akumulačního registru (50) tvoři datový paralelní vstup (501) akumulační paměti (5), datový výstup (52) akumulačního registru (50) je spojen s datovým paralelním vstupem (802) multiplexoru (8), datový paralelní výstup (800) multiplexoru (8) tvoři datový paralelní výstup (500) akumulační paměti (5), řídicí zápisový vstup (53) akumulačního registru (50) tvoři řídicí zápisový vstup (551) akumulační paměti (5), řídicí uvolňovací vstup (54) akumulačního registru (50) tvoři řídicí uvolňovací vstup (552) akumulační paměti (5), zatímco s centrální jednotkou (2) je spojen pomocný výstup (403) alespoň jedné součtové sritaetickó jednotky (4), datový zadávací vetup (801) každého multiplexoru (8), řídící zápisový vstup (351) každóho výstupního registru (3), řídicí zápisový vstup (551) a řídicí uvolňovací vstup (552) každé akumulační paměti (5), řídicí vstup (851) každého multiplexoru (8) e řídicí zápisový vstup (751) a řídící adresovací vstup (752) každé lokální paměti (7).
  20. 20) Přírůstkový maticový mikroprocesor podle bodů 1, 2 a 6j vyznačený tím, že alespoň v jednom elementárním mikroprocesoru (1) je součtová aritmetická jednotka (4) tvořena
    241 256 multiplexorem (8) a základni aritmetickou jednotkou (40), přičemž datový vstup (42) základni aritmetické jednotky (40)'tvoři součtový paralelní vstup (402) součtové aritmetické jednotky (4), akumulační vstup (43) základni aritmetické jednotky (40) tvoři akumulační paralelní vstup (401) součtové aritmetické jednotky (4), datový výstup (41) základní aritmetické jednotky (40) je spojen s datovým paralelním vstupem (802) multiplexoru (8), datový paralelní výstup (800) multiplexoru (8) tvoří datový paralelní výstup (400) součtové aritmetické jednotky (4), zatímco s centrální jednotkou (2) je spojen pomocný výstup (403) alespoň jedné součtové aritmetické jednotky (4) tvořený pomocným výstupem (44) základni aritmetické jednotky (40), datový zadávací vstup (801) každého multiplexoru (8), řidiči zápisový vstup (351) každého výstupního registru (3), řídicí zápisový vstup (551) a řidiči uvolňovací vstup (552) každé akumulační paměti (5), řidiči vstup (851) každého multiplexoru (8) a řídicí zápisový vstup (751) a řídicí adresovací vstup (752) každé lokální paměti (7).
  21. 21) Přírůstkový maticový mikroprocesor podle bodů 1, 2, 6 a 8j vyznačený tim, že alespoň v jednom elementárním mikroprocesoru (1) je alespoň jedna násobící operační jednotka (6) tvořena multiplexorem (8) a základní násobiči jednotkou (60), přičemž^datový vstup (62) základni násobiči jednotky (60) tvoři datový paralelní vstup (602) násobící operační jednotky (6), násobící vstup (63) základni násobící jednotky (60) tvoři násobiči vstup (601) násobiči operační jednotky (6), datový výstup (61) základni násobiči jednotky (60) js spojen s datovým paralelním vstupem (802) multiplexoru (8), datový paralelní výstup (800) multiplexoru (8) tvoři datový paralelní výstup (600) násobící operační jednotky (6), zatímco s centrální jednotkou (2) je spojen pomocný výstup (403) alespoň jedné součtové aritmetické jednotky (4), datový zadávací vstup (801) každého multiplexoru (8), řidiči zápisový vstup (351) každého výstupního registru (3), řídicí zépisový vstup (551) a řídící
    241 258
    - 2E uvolňovací vstup (552) každé akumulační paměti (5), řídicí vstup (851) každého multiplexoru (8) a řídicí zápisový vstup (751) a řídicí adresovací vstup (752) každé lokální paměti (7).
  22. 22) Přírůstkový maticový mikroprocesor podle bodů 1, Z, 6 a 17(Vyznačený tím, že alespoň v jednom elementárním mikroprocesoru (1) je alespoň jedna lokální pamět (7) tvořena multiplexorem (8) a základní paměti (70), přičemž datový vstup (72) základní paměti (70) tvoři datový paralelní vstup (701) lokální paměti (7), datový výstup (71) základní paměti (70) je spojen s datovým paralelním vstupem (802) multiplexoru (8), datový paralelní výstup (800) multiplexoru (8) tvoři datový paralelní výstup (700) lokální paměti (7), zápisový vstup (73) základní paměti (70) tvoři řídicí zápisový vstup (751) lokální paměti (7) a adresovací vstup (74) základní paměti (70) tvoři řídicí adresovací vstup (752) lokální paměti (7), zatímco s centrální jednotkou (2) je spojen datový zadávací vstup (801) a řídicí vstup (851) každého multiplexoru (8).
  23. 23) Přírůstkový maticový mikroprocesor podle bodů 1 až 6,
    8 až 13, 15 až 19, 21 a 22(Vyznačený tím, že součtová aritmetická jednotka (4) je tvořena základní aritmetickou jednotkou (40), přičemž datový vstup (42) základní aritmetické jednotky (40) tvoři součtový paralelní vstup (402) součtové aritmetické jednotky (4), akumulační vstup (43) základní aritmetické jednotky (40) tvoři akumulační paralelní vstup (401) součtové aritmetické jednotky (4) a datový výstup (41) základní aritmetická jednotky (40) tvoří datový paralelní výstup (400) součtové aritmetická jednotky (4).
  24. 24) Přírůstkový maticový mikroprocesor podle bodů 1 až 23( vyznačený tím, že alespoň jedna základní aritmetická jednotka (40) alespoň jednoho elementárního mikroprocesoru (1) je tvořena binární sečitačkou (49).
    241 256
    - 2-9
  25. 25) Přírůstkový maticový mikroprocesor podle bodů 1 až 3,
    6 až 11, 14 až 17, 20 až 24/vyznačený tim, že akumulační pamět (5) Je tvořena akumulačním registrem (50), přičemž datový vstup (51) akumulačního registru (50) tvoří datový paralelní vstup (501) akumulační paměti (5), datový výstup (52) akumulačního registru (50) tvoři datový paralelní výstup (500) akumulační paměti (5), řidiči zápisový vstup (53) akumulačního registru (50) tvoři řidiči zápisový vstup (551) akumulační paměti (5) a řidiči uvolňovací vstup (54) akumulačního registru (50) tvoři řídicí uvolňovací vstup (552) akumulační paměti (5).
  26. 26) Přírůstkový maticový mikroprocesor podle bodů 1 až 8,
    10 až 14, 16 až 20, 22 až 25,vyznačený tím, že násobící operační Jednotka (6) je tvořena základní násobiči jednotkou (60), přičemž datový vstup (62) základní násobiči jednotky (60) tvoři datový paralelní vstup (602) násobiči operační jednotky (6), datový výstup (61) základní násobící jednotky (60) tvoří datový paralelní výstup (600) násobiči operační jednotky (6) a násobící vstup (63) základní násobiči jednotky (60) tvoři násobící vstup (601) násobící operační jednotky (6).
  27. 27) Přírůstkový maticový mikroprocesor podle bodů 1 až 26, vyznačený tim, že alespoň jedna základní násobiči jednotka (60) alespoň jednoho elementárního mikroprocesoru (1) je tvořena kombinační násobičkou (65).
  28. 28) Přírůstkový maticový mikroprocesor podle bodů 1 až 23, vyznačený tím, že alespoň jedna základní aritmetická jednotka (40) alespoň jednoho elementárního mikroprocesoru (1) je tvořena základní sečítací jednotkou (45), základní násobiči jednotkou (60) a akumulační sečítací jednotkou (46), přičemž výstup (450) základní sečítací jednotky (45) tvoři datový výstup (41) základní aritmetické jednotky (40), akumulační vstup (451) základní sečítací jednotky (45) tvoří akumulační vstup (43) základní aritmetické jednotky (40),
    - 30 241 256 součtový vstup (461) akumulační sečltaci jednotky (46) tvoři datový vstup (42) základní aritmetická jednotky (40), výstup (460) akumulační sečltaci jednotky (46) ja spojen s datovým vstupem (62) základní násobící jednotky (60), datový výstup (6l) základní násobící jednotky (60) je spojen s datovým vstupem (452) základní sečltaci jednotky (45), zatímco s centrální jednotkou (2) je spojen násobící vstup (63) každá základní násobící jednotky (60).
  29. 29) Přírůstkový maticový mikroprocesor podle bodů 1 až 23 a 28,vyznačený tím, že základní sečltaci jednotka (45) ja tvořena binární aečítačkou (49),‘ základní násobící jednotka (60) je tvořena kombinační násobičkou (65) a akumulační sečltaci jednotka (46) je tvořena binární sečitačkou (49).
  30. 30) Přírůstkový maticový mikroprocesor podle bodů 1 až 26,
    28 a 29,vyznačený tím, že alespoň jedna základní násobící jednotka (60) alespoň jednoho elementárního mikroprocesoru (1) je tvořena násobící jednotkou (689), vstupním multiplexorem (9), pamětovým multiplexorem (10) a přípravnou pamětí (11), přičemž výstup (690) násobící jednotky (689) tvořící datový výstup (61) základní násobící jednotky (60) je spojen s datovým vstupem (111) přípravné paměti (11), datový výstup (110) přípravné paměti (11) je spojen s přípravným vstupem (101) pamétového multiplexoru (10), přímý vstup (102) pamétového multiplexoru (10) tvoři datový vstup (62) základní násobící jednotky (60), výstup (100) pamétového multiplexoru (10) je spojen s datovým vstupem (691) násobící jednotky (689), násobící vstup (692) násobící jednotky (689) je spojen s datovým paralelním výstupem (900) vstupního multiplexoru (9), datový vstup (902) vstupního multiplexoru (9) tvoři násobící vstup (63) základní násobící jednotky (60), zatímco s centrální jednotkou (2) je spojen datový zadávací vstup (901) vstupního multiplexoru (9), řídicí vstup (951) vstupního multiplexoru (9), řídicí vstup (151) pamétového
    - 34 multiplexoru (10) a přípravná pamět (11). 33 * * * * * * * 41 Z5b
  31. 31) Přírůstkový maticový mikroprocesor podle bodů 1 až 30/ vyznačený tím, že násobiči jednotka (689) ja tvořena kombinační násobičkou (65).
  32. 32) Přírůstkový maticový mikroprocesor podle bodů 1 až 23.
    25 a 26, 28 a 30/vyznačený tím, že alespoň v jednom elementárním mikroprocesoru (1) je základní aritmetická jednotka (40) tvořena základní sečitaci jednotkou (45) a akumulačním posuvným registrem (490), přičemž výstup (450) základní sečitaci Jednotky (45) tvořící datový výstup (41) základní aritmetické jednotky (40) ja spojen s datovým vstupem (491) akumulačního posuvného registru (490), datový výstup (492) akumulačního posuvného registru (490) je spojen s pomocným akumulačním vstupem (493) základní sečitaci jednotky (45), akumulační vstup (494) základní sečitaci jednotky (45) tvoři akuaulačni vstup (43) základní aritmetické jednotky (40), datový vstup (452) základní sečitaci jednotky (45) tvoří datový vstup (42) základní aritmetické jednotky (40), přičemž s centrální jednotkou (2) je spojen nulovací vstup (495) , zápisový vstup (496) a posouvaci vstup (497) akumulačního posuvného registru (490) a posouvaci vstup (375) výstupního registru (3).
  33. 33) Přírůstkový maticový mikroprocesor podle bodu 32/vyznačený tím, že alespoň v jednom elementárním mikroprocesoru (1) je základní násobiči jednotka (60) tvořena rozhodovacím obvodem (20) a základním transformačním obvodem (21), přičemž rozhodovací obvod (20) ja spojen se základním transformačním obvodem (21), datový vstup (201) základního transformačního obvodu (21) tvoři datový vstup (62) základní násobící jednotky (60), datový výstup (202) základního transformačního obvodu (21) tvoři datový výstup (61) základní násobící jednotky (60), sekvenční vstup (210) rozhodovacího obvodu (20) tvoři násobící vstup (63) základní násobící jednotky (60),
    32. 241 256 zatímco s centrální jednotkou (2) je spojen rozhodovací vstup (211) rozhodovacího obvodu (20).
  34. 34) Přírůstkový maticový mikroprocesor podle bodu 33,vyznačený tím, že alespoň jeden elementární mikroprocesor (1) obsahuje pouze jednu základní násobící jednotku (60) tvořenou rozhodovacím obvodem (20) a základním transformačním obvodem (21), zatímco mezi zápisový vstup (496) akumulačního posuvného registru (490) a centrální jednotku (2) je zapojen blokovací obvod (28), přičemž řidiči vstup (280) blokovacího obvodu (28) je spojen s rozhodovacím obvodem (20).
  35. 35) Přírůstkový maticový mikroprocesor podle bodu 34,vyznačený tim, že alespoň jeden elementární mikroprocesor (1) obsahuje pouze jednu základní násobící jednotku (60) tvořenou rozhodovacím obvodem (20), základním transformačním obvodem (21), vstupním multiplexorem (9), paměťovým multiplexorem (lo) a přípravnou paměti (11), přičemž datový výstup (202) základního transformačního obvodu (21) tvoři datový výstup (61) základní násobící jednotky (60), datový vstup (201) základního transformačního obvodu (21) je spojen s výstupem (100) paměťového multiplexoru (10), přímý vstup (102) paměťového multiplexoru (10) tvoří datový vstup (62) základní násobící jednotky (60), přípravný vstup (101) paměťového multiplexoru (10) je spojen s datovým výstupem (110) přípravné paměti (11), datový vstup (111) přípravné paměti (11) je spojen s datovým paralelním výstupem (400) součtová aritmetická jednotky (4), sekvenční vstup (210) rozhodovacího obvodu (20) je spojen s datovým paralelním výstupem (900) vstupního multiplexoru (9), datový Vstup (902) vstupního multiplexoru (9) tvoři násobící vstup (63) základní násobící jednotky (60), zatímco s centrální jednotkou (2) je spojen datový zadávací vstup (901) vstupního multiplexoru (9), řídicí vstup (951) vstupního multiplexoru (9), řídicí vstup (151) paměťového multiplexoru (10) a přípravná
    - 33 241 256 panět (11).
  36. 36) Přírůstkový maticový mikroprocesor podle bodů 1 až 26/ vyznačený tím, že alespoň jedna základní násobící jednotka (60) alespoň jednoho elementárního mikroprocesoru (1) je tvořena základní sečítaci jednotkou (45), akumulačním posuvným registrem (490), rozhodovacím obvodem (20) a základním transformačním obvodem (21), přičemž výstup (450) základní sečítaci jednotky (45) tvořící datový výstup (61) základní násobící jednotky (60) je spojen s datovým vstupem (491) akumulačního posuvného registru (490), datový výstup (492) akumulačního posuvného registru (490) je spojen e akumulačním vstupem (494) základní sečítaci jednotky (45), datový vstup (452) základní sečítaci jednotky (45) Je spojen s datovým výstupem (202) základního transformačního obvodu (21), datový vstup (201) základního transformačního obvodu (21) tvoři datový vstup (62) základní násobící jednotky (60), základní transformační obvod (21) Je spojen s rozhodovacím obvodem (20), sekvenční vstup (210) rozhodovacího obvodu (20) tvoři násobící vstup (63) základní násobící jednotky (60), zatímco s centrální jednotkou (2) je spojen rozhodovací vstup (211) rozhodovacího obvodu (20), nulovací vstup (495), zápisový vstup (496) a posouvaci vstup (497) akumulačního posuvného registru (490) a posouvací vstup (375) výstupního registru (3).
  37. 37) Přírůstkový maticový mikroprocesor podle bodu 36/vyznačený tim, že alespoň v jednom elementárním mikroprocesoru (1) je mezi zápisový vstup (496) akumulačního posuvného registru (490) a centrální jednotku (2) zapojen blokovací obvod (28), přičemž řídicí vstup (280) blokovacího obvodu (28) je spojen s rozhodovacím obvodem (20).
  38. 38) Přírůstkový maticový mikroprocesor podle bodů 1 až 26,
    33, 34, 36 a 37/vyznačený tim, že alespoň v jednom elementárním mikroprocesoru (1) je mezi datový paralelní výstup
    34 241 258 (700) lokální paměti (7) a odpovídající datový paralelní vstup (602) náaobici operační jednotky zapojena pomocná násobící jednotka (35) tvořená základní sečítací jednotkou (45), akumulační· posuvným registrem (490), pomocný· výstupní· registre· (325), rozhodovacím obvode· (20) a základní· transformační· obvode· (21) přičemž datový výstup (326) poaocnáho výstupního registru (325) je spojen s datovýa paralelním vstupe· (602) násobiči operační jednotky (6), výstup (450) základní aečltaci jednotky (45) je spojen β datový· vstupem (327) poaocnáho výstupního registru (325) a s datovým vstupe· (491) akumulačního posuvného registru (490), datový výstup (492) akumulačního posuvného registru (490) je spojen s akumulačním vetupa· (494) základní sečítací jednotky (45), datový vstup (452) základní sečítací jednotky (45) je spojen s datovýa výstupem (202) základního transfornačniho obvodu (21), datový vstup (201) základního transformačního obvodu (21) ja spojen s datovýa paralelním výstupe· (700) odpovídající lokální paaéti (7), základní transformační obvod (21) je spojen s rozhodovací· obvodem (20), sekvenční vstup (210) rozhodovacího obvodu (20) tvoři násobící vstup (658) pomocné násobící jednotky (35), zatímco s centrální jednotkou (2) je spojen rozhodovací vstup (211) rozhodovacího obvodu (20), nulovací vstup (495), zápisový vstup (496) a posouvací vstup (497) akuaulačniho posuvného registru (490), pomocný výstupní registr (325), posouvací vstup (375) výstupního registru (3) a násobící vstup (658) pomocná násobící jednotky (35).
  39. 39) Přírůstkový maticový mikroprocesor podle bodu 38/vyznačený tím, že alespoň v jedné pomocná náaobici jednotce (35) je mezi zápisový vstup (496) akuaulačniho posuvného registru (490) a centrální jednotku (2) zapojen blokovací obvod (28), přičemž řídicí vstup (280) blokovacího obvodu (28) ja spojen β rozhodovacia obvodem (20),
  40. 40) Přírůstkový maticový mikroprocesor podle bodů 1 až 23,
    25, 26, 33, 34, 36 a 37vyznačený tla, že alespoň jedna
    - 35 241 256 základní aritmetická jednotka (40) alespoň jednoho elementárního mikroprocesoru (1) je tvořena základní sečitaci jednotkou (45), základní násobící jednotkou (60), akumulační sačítaci jednotkou (46) a akumulačním posuvným registrem (490), přičemž výstup (450) základní sečitaci Jednotky (45) tvoři datový výstup (41) základní aritmetické jednotky (40), akumulační vstup (451) základní sačítaci jednotky (45) tvoří akumulační vstup (43) základní aritmetické jednotky (40), součtový vstup (461) akumulační sačítaci jednotky (46) tvoři datový vstup (42) základní aritmetické jednotky (40) výstup (460) akumulační sačítaci jednotky (46) je spojen s datovým vstupem (62) základní násobící jednotky (60) a s datovým vstupem (491) akumulačního posuvného registru (490), datový výstup (492) akumulačního posuvného registru (490) js spojen s akumulačním vstupem (499) akumulační sečitací jednotky (46), datový výstup (61) základní násobící jednotky (60) je spojen s datovým vstupem (452) základní sačítaci jednotky (45), zatímco s centrální jednotkou (2) je spojen násobící vstup (63) základní násobící jednotky (60), nulovscí vstup (495), zápisový vstup (496) a posouvací vstup (497) akumulačního posuvného registru (490).
  41. 41) Přírůstkový maticový mikroprocesor podle bodů 1 až 40/ vyznačený tim, že základní sačítaci jednotka (45) je tvořena binární sečitačkou (49) a akumulační sačítaci jednotka (46) Je tvořena binární sečitačkou (49).
    41 výkresů
    241 256
CS807473A 1980-11-05 1980-11-05 Přírůstkový maticový mikroprocesor CS241256B1 (cs)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS807473A CS241256B1 (cs) 1980-11-05 1980-11-05 Přírůstkový maticový mikroprocesor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS807473A CS241256B1 (cs) 1980-11-05 1980-11-05 Přírůstkový maticový mikroprocesor

Publications (2)

Publication Number Publication Date
CS747380A1 CS747380A1 (en) 1985-08-15
CS241256B1 true CS241256B1 (cs) 1986-03-13

Family

ID=5423932

Family Applications (1)

Application Number Title Priority Date Filing Date
CS807473A CS241256B1 (cs) 1980-11-05 1980-11-05 Přírůstkový maticový mikroprocesor

Country Status (1)

Country Link
CS (1) CS241256B1 (cs)

Also Published As

Publication number Publication date
CS747380A1 (en) 1985-08-15

Similar Documents

Publication Publication Date Title
Estrin Organization of computer systems: the fixed plus variable structure computer
CA1154168A (en) Processing element for parallel array processors
DE2756768A1 (de) Mikroprozessor-architektur
CA2189148A1 (en) Computer utilizing neural network and method of using same
US2936116A (en) Electronic digital computer
KR880006617A (ko) 직각 변환 처리기
CS241256B1 (cs) Přírůstkový maticový mikroprocesor
US5506992A (en) Distributed processing system with asynchronous communication between processing modules
EP0223849B1 (en) Super-computer system architectures
Yalamanchili et al. A system organization for parallel image processing
Wu Architectural considerations of a signal processor under microprogram control
US4223391A (en) Parallel access alignment network with barrel switch implementation for d-ordered vector elements
CS228160B1 (cs) Kombinační přírůstkový maticový mikroprocesor se zadávacím obvodem ve výstupu sečitačky
Houzet et al. GFLOPS: a general flexible linearly organized parallel structure for images
Hannington et al. A floating-point multiplexed DDA system
JPS5494253A (en) Plurality of electronic computer systems
Wilhelm et al. The CERF computer system
Marczyński et al. A data driven system based on a microprogrammed processor module
Siege David G. Meyer Howard Jay Siege
Adlemo et al. Fault tolerant information distribution in partitioned manufacturing networks
Tang et al. Implementation of fast cosine transform on the Motorola DSP 96002 digital signal processor
Schwederski The PASM parallel processing system: Hardware design and operating system concepts
Furrow et al. Software performance engineering(SPE) the transaction processing facility(TPF) environment
SMOLNIKOV Modeling problem-oriented multiprocessor systems
Kascic Jr Syntactic and semantic vectorization: Whence cometh intelligence in supercomputing.