CS223686B1 - Planárny epitaxný polovodičový prvok - Google Patents
Planárny epitaxný polovodičový prvok Download PDFInfo
- Publication number
- CS223686B1 CS223686B1 CS773281A CS773281A CS223686B1 CS 223686 B1 CS223686 B1 CS 223686B1 CS 773281 A CS773281 A CS 773281A CS 773281 A CS773281 A CS 773281A CS 223686 B1 CS223686 B1 CS 223686B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- layer
- epitaxial
- thickness
- optimizing
- elements
- Prior art date
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
223686
Vynález sa týká planárnych epitaxných po-lovodičových prvkov, najma diod a tranzis-torov. U doposial známých planárnych epitax-ných polovodičových prvkov sa napr. u vftranzistorov využívá epitaxná vrstva, ktoráje o požadovanom mernom odpore a hrúb-ke narastaná na monokryštalickej podlož-ke (substráte] vodivosti typu P alebo N.
Epitaxná vrstva sa volí ako kompromispře dosiahnutie charakteristických parame-trov prvku.
Nevýhoda takéhoto riešenia je v tom, žetakto navrhnutá epitaxná vrstva rieši je-den charakteristický parameter na úkor iné-ho. Například zlepšení vlastností v priepust-nom smere zvýšením koncentrácie příměsímá za následok zvýšonie kapacit. Často kvů-li požadovaným kompromisom v oblasti vlast-ností požadované] epitaxnej vrstvy nie jemožné žiadaný prvok týmto spósobom rea-lizovat.
Hoře uvedené nedostatky odstraňujú pla-nárne epitaxné prvky podlá vynálezu, kto-rého podstatou je, že na epitaxnej vrstvě vo-divosti typu N alebo P je narastená optima-lizačná vrstva zhodného typu vodivosti sepitaxnou vrstvou. Měrný odpor optimali-začnej vrstvy je minimálně 2krát vačší akoodpor epitaxnej vrstvy. U prvkov, ktoré ne-obsahujú pritahlú vrstvu je hrubka opti-malizačnej vrstvy rovná 1/2 hrubky epitax-nej vrstvy. U prkov, ktoré obsahujú pritahlúvrstvu je hrúbka optimalizačně]' vrstvy ma-ximálně rovnaká s hrúbkou tejto prilahlojvrstvy. Výhodou planárnych epitaxných polovo-dičových prvkov podl'a vynálezu je zavede-me optimalizačně]' vrstvy umožňujúcej zlep-šit niektoré charakteristické parametre prv-kov bez toho, aby sa zhoršili iné. Vyšší od-por optimalizačnej vrstvy oproti epitaxnejvrstvě umožňuje napr. u diod podstatnézlepšenie charakteristických vlastností vpriepustnom smere a u tranzistorov podstat-né zlepšenie funkčných vlastností v oblas-ti saturácie, vylepšenie frekvenčných vlast-ností a šumu.
Rez planárnou epitaxnou diodou pódiavynálezu j& znázorněný na obr. 1 a postupv příklade č. 1. Rez planárnou epitaxnou dio-dou s difundovanou bázou podTa vynálezuje znázorněný na obr. 2 a postup popísanýv příklade č. 2. Rez planárnym epitaxnýmtranzistorom podl'a vynálezu je znázorněnýna obr. 3 a postup popísaný v příklade č. 3.Rez planárnou epitaxnou Schottkyho diodouje na obr. 4 a postup je popísaný v příkla-de č. 4. Příklad 1
Na vyleštenej straně nízkoodporovej polo- vodičovej podložky 4 typu vodivosti N+ sanarastie epitaxná vrstva 3 typu vodivosti Na súčasne optimalizačná vrstva 1 typu vodi-vosti N~. Do optimalizačnej vrstvy 1 sa zná-mou technológiou vytvoří prilahlá vrstva 2typu vodivosti P čím sa vytvoří P—N pře-chod diody. Výhodou riešenia je dosiahnu-tie vyššieho priaznivého napatia diod a sú-časného zníženia parazitných kapacit prv-kov. Příklad 2
Na vyleštenej straně nízkoodporovej po-lovodičové]' podložky 4 typu vodivosti N+sa narastie epitaxná vrstva 3 typu vodivos-ti N a súčasne optimalizačná vrstva 1 typuvodivosti N". Oo optimalizačnej vrstvy 1sa známou technológiou vytvoří prilahlávrstva 2 typu vodivosti N+. Do prilahlej vrst-vy 2 sa vytvoří následná vrstva 3 typu vo-divosti P čím sa vytvoří PN přechod diody.Výhody riešenia sú zhodné ako v příkladeč. 1. Příklad 3
Na vyleštenej straně nízkoodporovej polo-vodičovej podložky 4 typu vodivosti N+ sanarastie epitaxná vrstva 3 typu vodivosti Na súčasne optimalizačná vrstva 1 typu vo-divosti N_. Do optimalizačnej vrstvy sa vy-tvoří prilahlá vrstva 2 typu vodivosti P. Doprilahlej vrstvy 2 sa vytvoří emitorová vrst-va 6 typu vodivosti N. Výhoda tohoto rieše-nia spočívá v tom, že pre požadované prie-razné napatie UCBo je možné použit epitax-nú vrstvu s menším měrným odporom ahrúbkou, čím sa dosiahne lepšie výkonovézosilnenie tranzistora, lepšie frekvenčněvlastnosti a prúdová zatažitelnosť, menšieparazitně kapacity a lepšie šumové vlast-nosti a prúdová zatažitelnosť, menšie para-zitně kapacity a lepšie šumové vlastnosti privysokých frekvenciách. Příklad 4
Na vyleštenej straně nízkoodporovej po-lovodičové]' podložke 4 vodivosti typu N+ sanarastie epitaxná vrstva 3 typu vodivosti Na súčasne optimalizačná vrstva 1 typu vodi-vosti N~. Na optimalizačnú vrstvu 1 sa zná-mou technológiou vytvoří Schottkyho kon-takt 7. Výhodou takéhoto riešenia je dosiah-nutie vyššieho prierazného napatia diody zasúčasného poklesu zvodových prúdov. Zní-ži sa kapacita přechodu. Linearizuje sa prie-beh kapacity v závislosti na napátí za sú-časného poklesu sériového odporu a zlep-šia sa šumové vlastnosti diod.
Claims (1)
- 223686 S 6 PREOMET Planárny epitaxný polovodičový prvok vy-značený tým, že na epitaxnej vrstvě (3) vo-divosti typu N alebo P je narastená optima-lizačná vrstva (1) zhodného typu vodivostiako je vodivost epitaxnej vrstvy (3) s měr-ným odporom minimálně dvojnásobné vač-ším ako je měrný odpor epitaxnej vrstvy VYNALEZU (3), pričom u prvkov s pritahlou vrstvou(2) je hrúbka optimalizačnej vrstvy (1) ma-ximálně rovnaká s hrúbkou tejto priřahlejvrstvy (2) au prvkov, ktoré neobsahujúprilahlú vrstvu (2) je hrúbka optimalizač-nej vrstvy (1] rovná 1/2 hrůbky epitaxnejvrstvy (3). 1 list výkresov
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS773281A CS223686B1 (sk) | 1981-10-22 | 1981-10-22 | Planárny epitaxný polovodičový prvok |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS773281A CS223686B1 (sk) | 1981-10-22 | 1981-10-22 | Planárny epitaxný polovodičový prvok |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS223686B1 true CS223686B1 (sk) | 1983-11-25 |
Family
ID=5426953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS773281A CS223686B1 (sk) | 1981-10-22 | 1981-10-22 | Planárny epitaxný polovodičový prvok |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS223686B1 (cs) |
-
1981
- 1981-10-22 CS CS773281A patent/CS223686B1/cs unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6080938B2 (ja) | トランジスタセルおよびエンハンスメントセルを有する半導体装置 | |
| TWI467775B (zh) | 改良正向傳導的氮化鎵半導體裝置 | |
| US8482030B2 (en) | Insulated gate bipolar transistor and manufacturing method thereof | |
| KR102032437B1 (ko) | Ac led들을 위한 실리콘 기판들 상에서의 알루미늄 갈륨 나이트라이드/갈륨 나이트라이드 디바이스들을 갖는 갈륨 나이트라이드 led들의 집적 | |
| AU2005333516B2 (en) | Monolithic vertical junction field effect transistor and Schottky barrier diode fabricated from silicon carbide and method for fabricating the same | |
| JP5011069B2 (ja) | 小さな寄生抵抗を有する低電圧ダイオードおよび製造方法 | |
| US5831287A (en) | Bipolar semiconductor device having semiconductor layers of SiC and a method for producing a semiconductor device of SiC | |
| US20160013045A1 (en) | Method and system for gallium nitride electronic devices using engineered substrates | |
| US20060081897A1 (en) | GaN-based semiconductor integrated circuit | |
| US6870204B2 (en) | Heterojunction bipolar transistor containing at least one silicon carbide layer | |
| US8947154B1 (en) | Method and system for operating gallium nitride electronics | |
| CN106374018A (zh) | 发光元件及其制造方法 | |
| JP2002526929A (ja) | 少なくとも２つの半導体デバイスを有する電子的スイッチング装置 | |
| KR101723277B1 (ko) | 감소된 전류 밀집을 위한 바이폴라 접합 트랜지스터 구조 및 그 제조 방법 | |
| EP0074642A2 (en) | Low-loss and high-speed diodes | |
| AT506145A2 (de) | Lawinenschutz für bauelemente mit breiter bandlücke | |
| JP4608181B2 (ja) | ソフトリカバリパワーダイオード及び関連方法 | |
| JPH05102497A (ja) | 電力用半導体素子 | |
| US4982245A (en) | Compound diode assembly of reduced leakage current | |
| CS223686B1 (sk) | Planárny epitaxný polovodičový prvok | |
| JP3655049B2 (ja) | 静電誘導トランジスタの駆動方法 | |
| CN115775829A (zh) | 半导体装置及半导体装置的制造方法 | |
| JPS58148469A (ja) | シヨツトキダイオ−ド | |
| KR102783636B1 (ko) | ＳｉＣ 쇼트키 다이오드 소자 및 그 제조 방법 | |
| US9589953B2 (en) | Reverse bipolar junction transistor integrated circuit |