CS222897B1 - Flexible multiprocessor to generate test patterns - Google Patents
Flexible multiprocessor to generate test patterns Download PDFInfo
- Publication number
- CS222897B1 CS222897B1 CS143682A CS143682A CS222897B1 CS 222897 B1 CS222897 B1 CS 222897B1 CS 143682 A CS143682 A CS 143682A CS 143682 A CS143682 A CS 143682A CS 222897 B1 CS222897 B1 CS 222897B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- test patterns
- control
- processor
- multiprocessor
- slave
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Vynález isa týká generovania testovacích vzorov pre vykonávanie funkčnej skúšky číslicových IO a dosiek plošných spojov osadených číslicovými 10, ktorých činnost možno simulovat alebo testovat algoritmom. Vynález rieši flexibilný multiprocesor pre generovanie testovacích vzorov. Podstata vynálezu spočívá v tom, že flexibilný multiprocesor pre generovanie testovacích vzorov pozostáva z riadiaceho procesoru, ku ktorému je připojená operačná pamať a riadenie podriadených procesorov, pričom riadenie podriadených procesorov je připojené k operačnej pamati a k riadeniu podriadených procesorov je připojený najmenej jeden účelovo· orientovaný mikroprogramovatefný podriadený procesor s výhodou vytvořený z procesorových rezov. Výhody vynálezu spočívajú v tom, že flexibilný multiprocesor pre generovanie testovacích vzorov zdražuje výhody existujúcic!h softwarových a hardwarových riešení danej problematiky, pričom flexibilný multiprocesor pre generovanie testovacích vzorov, podfa vynálezu, je jednoduchý systém schopný autonómnej činnosti s jednoduchým programováním.The invention also relates to the generation of test patterns for performing functional testing of digital IOs and printed circuit boards equipped with digital IOs, the operation of which can be simulated or tested by an algorithm. The invention solves a flexible multiprocessor for generating test patterns. The essence of the invention lies in the fact that the flexible multiprocessor for generating test patterns consists of a control processor to which is connected an operational memory and a control of the slave processors, wherein the control of the slave processors is connected to the operational memory and at least one purpose-oriented microprogrammable slave processor is connected to the control of the slave processors, preferably formed from processor slices. The advantages of the invention lie in the fact that the flexible multiprocessor for generating test patterns increases the advantages of existing software and hardware solutions to the given problem, while the flexible multiprocessor for generating test patterns, according to the invention, is a simple system capable of autonomous operation with simple programming.
Description
Vynález isa týká generovania testovacích vzorov pre vykonávanie funkčnej skúšky číslicových IO a dosiek plošných spojov osadených číslicovými 10, ktorých činnost možno simulovat alebo testovat algoritmom.
Vynález rieši flexibilný multiprocesor pre generovanie testovacích vzorov.
Podstata vynálezu spočívá v tom, že flexibilný multiprocesor pre generovanie testovacích vzorov pozostáva z riadiaceho procesoru, ku ktorému je připojená operačná pamať a riadenie podriadených procesorov, pričom riadenie podriadených procesorov je připojené k operačnej pamati a k riadeniu podriadených procesorov je připojený najmenej jeden účelovo orientovaný mikroprogramovatelný podriadený procesor s výhodou vytvořený z procesorových rezov. Výhody vynálezu spočívajú v tom, že flexibilný multiprocesor pre generovanie testovacích vzorov zdražuje výhody existujúcic!h softwarových a hardwarových riešení danej problematiky, pričom flexibilný multiprocesor pre generovanie testovacích vzorov, podía vynálezu, je jednoduchý systém schopný autonómnej činnosti s jednoduchým programováním.
222897 222897 3
Vynález rieši flexibilný multiprocesor pre generovanie testovacích vzorov, určený na vykonáváme funkčnej skúšky všetkých číslicových integrovaných obvodov a dosiek plošných spojov osadených číslicovými integrovanými obvodmi, ktorých činnosť možno simulovat alebo testovat algoritmom.
Doposial' známe systémy pre generovanie testovacích vzorov sú riešené buď na báze počítač — tester, pričom nevýhodou takéhoto systému je přílišná systémová zložitosť, malá využitelnost počítača, vysoké nároky na programové vybavenie a značná nadobúdacia hodnota systému alebo využívajú výlučné hardwarové riešenie, pričom takéto riešenie, vzhladom k tomu, že na generovanie každého testovacieho vzoru je potřebný samostatný generátor testovacieho vzoru, má obmedzené možnosti vytvárania testovacích vzorov, nakolko zvyšovanie výkonnosti uvedeného systému by bolo neekonomické.
Vyššie uvedené nedostatky odstraňuje flexibilný multiprocesor pre generovanie testovacích vzorov, určený na vykonávanie funkčnej skúšky všetkých číslicových integrovaných obvodov a dosiek plošných spojov osadených číslicovými integrovanými obvodmi, ktorých Činnosť možno simulovat alebo- testovat algoritmom, podía vynálezu, ktorého- podstata spočívá v tom, že pozostáva z riadiaceho procesoru, ku kterému je připojená -operačná pamať a riadenie podriadených procesorov. K operačnej pamati je připojené riadenie podriadených procesorov, ku ktorému je připojený najmenej jeden účelovo -orientovaný mikroprogramo-vatelný podriadený procesor, którý je s výhodou vytvořený z procesorových rezov.
Flexibilný multiprocesor pre generovanie testovacích vzorov, podía vynálezu, združu- je výhody existujúcich softwarových a hardwarových riešení danej problematiky, pričom flexibilný multiprocesor pre generovanie testovacích vzorov podía vynálezu je jednoduchý systém schopný autonómnej činnosti s jednoduchým programováním.
Na pripojenom výkrese je znázorněný jeden příklad usporiadania flexibilného multiprocesoru pre generovanie testovacích vzorov, podía vynálezu.
Flexibilný multiprocesor pre generovanie testovacích vzorov, určený na vykonávanie funkčnej skúšky všetkých číslicových integrovaných obvodov a dosiek plošných spojov osadených číslicovými integrovanými obvodmi, ktorých činnost možno simulovat alebo testovat, algoritmom, pozostáva z riadiaceho- procesoru RP, ku ktorému je připojené riadenie podriadených procesorov RPP a operačná pamať OP. Riadenie podriadených procesorov RPP je připojené k operačnej památi OP za účelom spracovania mikroinštrukcií pre účelovo orientované mikro-programovatelné podriadené procesory PPi až PPn. K výstupom riadenia podriadených procesorov RPP sú za účelom vytvárania testovacích vzorov po-dla testovacieho programu připojené účelovo orientované mlkroprogramovatelné podriadené procesory PPi až PPn, ktoré sú vytvořené z procesorových rezov PR. K účelovo -orientovaným mikroprogramovatelným podriadeným procesorom ΡΡχ až PPn je testovaný objekt TO připojený prostredníctvom obvodov styku OS za účelom vytvorenia rozhrania medzi flexibilným multiproc-esorom pre generovanie testovacích vzorov FM a testovaným objekto-m TO, pričom obvody styku OS sú připojené k riadiacemu procesoru RP za účelom ich riadenia.
The invention relates to the generation of test patterns for performing a functional test of digital ICs and PCBs equipped with digital 10, which can be simulated or tested by an algorithm.
The invention addresses a flexible multiprocessor for generating test patterns.
The essence of the invention is that the flexible multiprocessor for generating test patterns consists of a control processor to which the operating memory is connected and the control of the slave processors, wherein the control of the slave processors is connected to the operating memory and at least one purpose-oriented microprogrammable slave is connected to the control of the slave processors. a processor preferably formed from processor slices. The advantages of the invention are that the flexible multiprocessor for generating test patterns makes the advantages of existing software and hardware solutions more expensive, while the flexible multiprocessor for generating test patterns according to the invention is a simple system capable of autonomous operation with simple programming.
222897 222897 3
The invention addresses a flexible multiprocessor for generating test patterns designed to perform functional testing of all digital integrated circuits and printed circuit boards fitted with digital integrated circuits, which can be simulated or tested by an algorithm.
So far known test pattern generation systems are either computer-tester-based, with the disadvantage of such a system being excessive system complexity, low computer utilization, high software requirements and significant system acquisition value, or using an exclusive hardware solution, since a separate test pattern generator is needed to generate each test pattern, it has limited test patterning capabilities, as increasing the performance of that system would be uneconomical.
The aforementioned drawbacks are eliminated by a flexible multiprocessor for generating test patterns, designed to perform a functional test of all digital integrated circuits and printed circuit boards fitted with digital integrated circuits, the activity of which can be simulated or tested by the algorithm of the invention. from a control processor to which -operative memory is attached and control of subordinate processors. The control memory is connected to the control of the slave processors, to which at least one purpose-oriented microprogrammable slave processor is connected, which is preferably formed from processor slices.
A flexible multiprocessor for generating test patterns according to the invention combines the advantages of existing software and hardware solutions, whereby a flexible multiprocessor for generating test patterns according to the invention is a simple system capable of autonomous operation with simple programming.
In the accompanying drawing, one example of an arrangement of a flexible multiprocessor for generating test patterns according to the invention is shown.
A flexible multiprocessor for generating test patterns, designed to perform a functional test of all digital integrated circuits and printed circuit boards equipped with digital integrated circuits, which can be simulated or tested by an algorithm, consists of an RP control processor to which the RPP slave control is connected and OP operational memory. Controlling RPP subordinate processors is coupled to operating memory OP to process microinstructions for purpose-oriented micro-programmable slave processors PPi to PPn. Purpose-oriented, programmable slave PPi to PPn processors, which are made of processor PR slices, are attached to the output of slave RPP processors to test test program patterns. To a purpose-oriented microprogrammable slave processor ΡΡχ to PPn, the tested object TO is connected via OS interconnects to create an interface between a flexible multiprocessor for generating FM test patterns and a test object -m TO, while the OS contact circuits are connected to the RP control processor to manage them.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS143682A CS222897B1 (en) | 1982-03-03 | 1982-03-03 | Flexible multiprocessor to generate test patterns |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS143682A CS222897B1 (en) | 1982-03-03 | 1982-03-03 | Flexible multiprocessor to generate test patterns |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS222897B1 true CS222897B1 (en) | 1983-08-26 |
Family
ID=5348712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS143682A CS222897B1 (en) | 1982-03-03 | 1982-03-03 | Flexible multiprocessor to generate test patterns |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS222897B1 (en) |
-
1982
- 1982-03-03 CS CS143682A patent/CS222897B1/en unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SE8005750L (en) | MICRO SOFTWARE TESTING EQUIPMENT | |
| ZA847524B (en) | Automatic memory board reconfiguration | |
| JPS55123736A (en) | Interrupt control system | |
| CS222897B1 (en) | Flexible multiprocessor to generate test patterns | |
| JP3003782B2 (en) | Development support equipment | |
| ES8601486A1 (en) | Digital pin electronics module for computerized automatic diagnostic testing systems | |
| ES426725A1 (en) | Data processing system | |
| EP0268342A1 (en) | Coordination of processing elements in a multiprocessor computer | |
| JPS5660959A (en) | Diagnostic system | |
| Bispo et al. | From instruction traces to specialized reconfigurable arrays | |
| Cohen | PERFORMANCE LIMITS OF INTEGRATED CIRCUIT SIMULATION ON A DEDICATED MINICOMPUTER SYSTEM. | |
| JPS56145441A (en) | Microcomputer development device | |
| Morrow et al. | Software engineering for real-time systems. | |
| Fujii et al. | Self-test for microprocessors. | |
| SU614436A1 (en) | Digital microcircuit dynamic monitoring device | |
| Ginesskii | Simple interface expander for the" Elektronika-60 M" microcomputer. | |
| JPS5588140A (en) | Address branch system of microprogram controller | |
| JPH06161987A (en) | Controller simulator | |
| SU365721A1 (en) | BI1LMF | |
| JPS6429932A (en) | Address control system for signal processing | |
| Tashiro et al. | An organized firmware verification environment for the programmable image DSP | |
| JPS57130143A (en) | Digital computer | |
| Aspinall | A review of microprocessor activity | |
| JPS6144373A (en) | Apparatus for testing semiconductor circuit | |
| JPS5475251A (en) | Logic simulation processor |