CS222897B1 - Flexibilný multiprocesor pře generovanie testuvacích vzorov - Google Patents
Flexibilný multiprocesor pře generovanie testuvacích vzorov Download PDFInfo
- Publication number
- CS222897B1 CS222897B1 CS143682A CS143682A CS222897B1 CS 222897 B1 CS222897 B1 CS 222897B1 CS 143682 A CS143682 A CS 143682A CS 143682 A CS143682 A CS 143682A CS 222897 B1 CS222897 B1 CS 222897B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- test patterns
- control
- processor
- multiprocessor
- slave
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
Vynález isa týká generovania testovacích vzorov pre vykonávanie funkčnej skúšky číslicových IO a dosiek plošných spojov osadených číslicovými 10, ktorých činnost možno simulovat alebo testovat algoritmom.
Vynález rieši flexibilný multiprocesor pre generovanie testovacích vzorov.
Podstata vynálezu spočívá v tom, že flexibilný multiprocesor pre generovanie testovacích vzorov pozostáva z riadiaceho procesoru, ku ktorému je připojená operačná pamať a riadenie podriadených procesorov, pričom riadenie podriadených procesorov je připojené k operačnej pamati a k riadeniu podriadených procesorov je připojený najmenej jeden účelovo orientovaný mikroprogramovatelný podriadený procesor s výhodou vytvořený z procesorových rezov. Výhody vynálezu spočívajú v tom, že flexibilný multiprocesor pre generovanie testovacích vzorov zdražuje výhody existujúcic!h softwarových a hardwarových riešení danej problematiky, pričom flexibilný multiprocesor pre generovanie testovacích vzorov, podía vynálezu, je jednoduchý systém schopný autonómnej činnosti s jednoduchým programováním.
222897 222897 3
Vynález rieši flexibilný multiprocesor pre generovanie testovacích vzorov, určený na vykonáváme funkčnej skúšky všetkých číslicových integrovaných obvodov a dosiek plošných spojov osadených číslicovými integrovanými obvodmi, ktorých činnosť možno simulovat alebo testovat algoritmom.
Doposial' známe systémy pre generovanie testovacích vzorov sú riešené buď na báze počítač — tester, pričom nevýhodou takéhoto systému je přílišná systémová zložitosť, malá využitelnost počítača, vysoké nároky na programové vybavenie a značná nadobúdacia hodnota systému alebo využívajú výlučné hardwarové riešenie, pričom takéto riešenie, vzhladom k tomu, že na generovanie každého testovacieho vzoru je potřebný samostatný generátor testovacieho vzoru, má obmedzené možnosti vytvárania testovacích vzorov, nakolko zvyšovanie výkonnosti uvedeného systému by bolo neekonomické.
Vyššie uvedené nedostatky odstraňuje flexibilný multiprocesor pre generovanie testovacích vzorov, určený na vykonávanie funkčnej skúšky všetkých číslicových integrovaných obvodov a dosiek plošných spojov osadených číslicovými integrovanými obvodmi, ktorých Činnosť možno simulovat alebo- testovat algoritmom, podía vynálezu, ktorého- podstata spočívá v tom, že pozostáva z riadiaceho procesoru, ku kterému je připojená -operačná pamať a riadenie podriadených procesorov. K operačnej pamati je připojené riadenie podriadených procesorov, ku ktorému je připojený najmenej jeden účelovo -orientovaný mikroprogramo-vatelný podriadený procesor, którý je s výhodou vytvořený z procesorových rezov.
Flexibilný multiprocesor pre generovanie testovacích vzorov, podía vynálezu, združu- je výhody existujúcich softwarových a hardwarových riešení danej problematiky, pričom flexibilný multiprocesor pre generovanie testovacích vzorov podía vynálezu je jednoduchý systém schopný autonómnej činnosti s jednoduchým programováním.
Na pripojenom výkrese je znázorněný jeden příklad usporiadania flexibilného multiprocesoru pre generovanie testovacích vzorov, podía vynálezu.
Flexibilný multiprocesor pre generovanie testovacích vzorov, určený na vykonávanie funkčnej skúšky všetkých číslicových integrovaných obvodov a dosiek plošných spojov osadených číslicovými integrovanými obvodmi, ktorých činnost možno simulovat alebo testovat, algoritmom, pozostáva z riadiaceho- procesoru RP, ku ktorému je připojené riadenie podriadených procesorov RPP a operačná pamať OP. Riadenie podriadených procesorov RPP je připojené k operačnej památi OP za účelom spracovania mikroinštrukcií pre účelovo orientované mikro-programovatelné podriadené procesory PPi až PPn. K výstupom riadenia podriadených procesorov RPP sú za účelom vytvárania testovacích vzorov po-dla testovacieho programu připojené účelovo orientované mlkroprogramovatelné podriadené procesory PPi až PPn, ktoré sú vytvořené z procesorových rezov PR. K účelovo -orientovaným mikroprogramovatelným podriadeným procesorom ΡΡχ až PPn je testovaný objekt TO připojený prostredníctvom obvodov styku OS za účelom vytvorenia rozhrania medzi flexibilným multiproc-esorom pre generovanie testovacích vzorov FM a testovaným objekto-m TO, pričom obvody styku OS sú připojené k riadiacemu procesoru RP za účelom ich riadenia.
Claims (1)
- PREDMET Flexibilný multiprocesor pre generovanie testovacích vzorov, vyznačujúci sa tým, že pozoetáva z riadiaceho procesoru (RP j, ku ktorému je připojená operačná pamať (OP) a riadenie podriadených procesorov (RPP), pričom riadenie podriadených procesorov VYNALEZU (RPPJ je připojené k operačnej památi (OP) a k ria-deniu podriadených procesorov (RPP) je připojený najmenej jeden účelovo orientovaný mikroprogramovatelný podria-dený procesor (PPj, którý je s výhodou vytvořený z procesorových rezov (PR). 1 list výkresov 222897FM
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS143682A CS222897B1 (sk) | 1982-03-03 | 1982-03-03 | Flexibilný multiprocesor pře generovanie testuvacích vzorov |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS143682A CS222897B1 (sk) | 1982-03-03 | 1982-03-03 | Flexibilný multiprocesor pře generovanie testuvacích vzorov |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS222897B1 true CS222897B1 (sk) | 1983-08-26 |
Family
ID=5348712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS143682A CS222897B1 (sk) | 1982-03-03 | 1982-03-03 | Flexibilný multiprocesor pře generovanie testuvacích vzorov |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS222897B1 (cs) |
-
1982
- 1982-03-03 CS CS143682A patent/CS222897B1/cs unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ZA847524B (en) | Automatic memory board reconfiguration | |
| CS222897B1 (sk) | Flexibilný multiprocesor pře generovanie testuvacích vzorov | |
| JPH1153211A (ja) | 開発支援装置 | |
| ES8601486A1 (es) | Perfeccionamientos en un generador digital de palabras | |
| EP0268342A1 (en) | Coordination of processing elements in a multiprocessor computer | |
| Grass et al. | LOGE: a highly effective system for logic design automation | |
| Cohen | PERFORMANCE LIMITS OF INTEGRATED CIRCUIT SIMULATION ON A DEDICATED MINICOMPUTER SYSTEM. | |
| JPS56145441A (en) | Microcomputer development device | |
| Morrow et al. | Software engineering for real-time systems. | |
| Fujii et al. | Self-test for microprocessors. | |
| SU614436A1 (ru) | Устройство дл динамического контрол цифровых микросхем | |
| JPS5588140A (en) | Address branch system of microprogram controller | |
| JP2623833B2 (ja) | クロックアドバンス制御システム | |
| JPH06161987A (ja) | 制御装置のシミュレータ | |
| SU365721A1 (ru) | Би1лмф | |
| JPS55115149A (en) | High speed pattern generation unit | |
| SU951287A2 (ru) | Устройство дл сопр жени однородной вычислительной системы | |
| JPS57130143A (en) | Digital computer | |
| Aspinall | A review of microprocessor activity | |
| JPH0711785B2 (ja) | Mpuを内蔵する半導体装置の評価装置及び評価方法 | |
| Stute et al. | Presentation of a Programmable Controller with Bit and Word Processing | |
| Jones et al. | Computer aided design for reliability | |
| CADMAN et al. | SIMULATION OF WATER RESOURCE REGIMES | |
| JPS5597629A (en) | Programmable control unit | |
| JPS61101837A (ja) | 演算器 |