CS220032B1

CS220032B1 - Connections for transferring two-valued asynchronous signals to computer or microcomputer contact units with industrial environments

Info

Publication number: CS220032B1
Application number: CS479281A
Authority: CS
Inventors: Josef Smid; Miroslav Slanec; Jiri Drazan
Original assignee: Josef Smid; Miroslav Slanec; Jiri Drazan
Priority date: 1981-06-23
Filing date: 1981-06-23
Publication date: 1983-03-25

Abstract

Vynález řeší problém zjednodušené synchronizace a odstranění rušivých signá lů při přenosu dvouhodnotových asynchronních signálů v prostředí se silným rušením. Je určen pro jednotky styku počítačů či mikropočítačů s průmyslovým prostředím a pro zpracování signálů v automatizační technice. Zapojení dle vynálezu nahrazuje obvykle používané RC filtry a synchronizační obvody.The invention solves the problem of simplified synchronization and elimination of interfering signals when transmitting two-valued asynchronous signals in an environment with strong interference. It is intended for units of contact of computers or microcomputers with an industrial environment and for signal processing in automation technology. The connection according to the invention replaces the usually used RC filters and synchronization circuits.

Description

Vynález se týká 'zapojení pro přenos dvouhodnotových asynchronních signálů pro jednotky styku počítačů nebo mikropočítačů s průmyslovým prostředím. Zapojení je vhodné zejména v prostředí se silným rušením a všude tam, kde je velký počet nezávisle se měnících vstupních dvouhodnotových signálů.BACKGROUND OF THE INVENTION The present invention relates to circuitry for transmitting two-valued asynchronous signals for a computer or microcomputer contact unit with an industrial environment. The wiring is suitable especially in environments with strong interference and wherever there are a large number of independently changing input two-valued signals.

Nevýhodou dosud známých zapojení pro přenos nezávisle se měnících signálů z průmyslového prostředí je, že zapojení musí obvykle obsahovat RC filtr proti rušení magnetickými a elektrostatickými poli, Schmidtův klopný obvod a dále synchronizační obvod, který musí zabezpečit, aby při přenosu asynchronních signálů z prostředí do počítače se v okamžiku přenosu informace neměnila, což by mohlo způsobit tak zvané metastabilní stavy v systému a tyto pak molhou vést i k chybným výsledkům.The disadvantages of known circuits for the transmission of independently changing signals from the industrial environment are that the circuit must usually include an RC filter against magnetic and electrostatic field interference, a Schmidt flip-flop, and a synchronization circuit which must ensure that asynchronous signals are transmitted from the environment to the computer it did not change at the time of transmission, which could cause so-called metastable states in the system and lead to erroneous results.

Tyto nevýhody odstraňuje zapojení pro přenos dvouhodnotových asynchronních signálů pro jednotky styku počítačů nebo mikropočítačů s průmyslovým prostředím podle vynálezu, jehož podstatou je, že blok přímého přístupu DMA je svou vstupně výstupní svorkou spojen s komunikační sběrnicí počítače. Přes tuto sběrnici je spojen i se vstupní svorkou bloku taktovacích signálů, s výstupní svorkou bloku digitálního filtru a se vstupně výstupní svorkou bloku přidělovaě sběrnice. Blok taktovacích signálů je svou výstupní svorkou spojen s první vstupní svorkou bloku digitálního filtru, výstup z procesu je spojen s druhou vstupní svorkou bloku digitálního filtru.These disadvantages are overcome by the wiring for transmitting two-valued asynchronous signals to the industrial environment units of computers or microcomputers according to the invention, the principle being that the DMA direct access block is connected to the communication bus of the computer by its input / output terminal. Via this bus, it is also connected to the input terminal of the clock signal block, the output terminal of the digital filter block, and the input terminal of the allocated bus block. The clock signal block is connected by its output terminal to the first input terminal of the digital filter block, the process output is connected to the second input terminal of the digital filter block.

Pokrok dosažený vynálezem je charakterizován užitím pouze jednoho synchronizačního obvodu, tj. přidělovač sběrnice, pro libovolný počet asynchronních dvouhodnotových vstupů iz procesu, odstraněním těžce diagnostlkovatelnýoh a obtížně nastavitelných RC filtrů.The progress achieved by the invention is characterized by the use of only one synchronization circuit, i.e. a bus allocator, for any number of asynchronous two-valued inputs from the process, removing difficult to diagnose and difficult to adjust RC filters.

Na výkresech je znázorněno zapojení pro přenos dvouhodnotových asynchronních signálů podle vynálezu.The drawings show a circuit for transmitting two-valued asynchronous signals according to the invention.

Na obr. 1 je schéma obvodu a na obr. 2 je znázorněna vnitřní struktura bloku digitálního filtru.Fig. 1 is a circuit diagram and Fig. 2 shows the internal structure of a digital filter block.

Zapojení na obr. 1 sestává z bloku 1 přímého přístupu, který je svou vstupně výstupní svorkou 2 připojen na komunikační sběrnici 10 počítače, zároveň na tutéž komunikační sběrnici 10 je připojen svou vstupní svorkou 4 bloik 3 taktovacích signálů, svou výstupní svorkou 9 blok 6 digitálního filtru a svou vstupně výstupní svorkou 23 blok 22 přidělovač sběrnice. Výstupní svorka 5 bloku 3 taktovacích signálů je spojena s první vstupní svorkou 7 bloku 6 digitálního filtru, jehož druhá vstupní svorka 8 je spojena s výstupem 18 procesu. V obr. 1 je čárkovaně znázorněno připojení bloku 24 počítače a bloku 25 pamětí počítače ke komunikační sběrnici 10 a zároveň připojení dalšího bloku 28 digitálního filtru, které slouží pouze pro lepší pochopení činnost obvodu.The wiring in Fig. 1 consists of a direct access block 1, which is connected to the communication bus 10 of the computer with its input / output terminal 2, and connected to the same communication bus 10 with its input terminal 4 of clock signals 3, filter and with its input / output terminal 23 block 22 the bus allocator. The output terminal 5 of the clock signal block 3 is connected to the first input terminal 7 of the digital filter block 6, the second input terminal 8 of which is connected to the process output 18. In FIG. 1, the connection of the computer block 24 and the computer memory block 25 to the communication bus 10 and the connection of another digital filter block 28, which serve only to better understand the operation of the circuit, are shown in dashed lines.

Výstup 18 z procesu je připojen na druhou vstupní svorku 8 bloku 6 digitálního filtru. Tato svorka je spojena se vstupní svorkou 20 bloku 19 optotronu, jehož výstupní svorka 21 je spojena s první vstupní svorkou 12 bloku 11 paměti posledních N stavů, jehož druhé vstupní svorka 13 je spojena s první vstupní svorkou 7 digitálního filtru 6. Výstupní svorka 14 bloku 11 paměti posledních N stavů je spojena přes vstupní svorku 16 s blokem 15 majoritního obvodu M z N, jehož výstupní svorka 17 je spojena s výstupní svorkou 9 bloku 6 digitálního filtru.The process output 18 is connected to the second input terminal 8 of the digital filter block 6. This terminal is connected to the input terminal 20 of the optotronic block 19, the output terminal 21 of which is connected to the first input terminal 12 of the last N state memory block 11, the second input terminal 13 of which is connected to the first input terminal 7 of the digital filter 6. The last N states memory 11 is connected via the input terminal 16 to the block 15 of the major circuit M of N, whose output terminal 17 is connected to the output terminal 9 of the digital filter block 6.

Blok 1 přímého přístupu DMA svou vstupně výstupní svorkou 2 žádá přes komunikační sběrnici 10 blok 22 přidělovač sběrnice o přidělení komunikační sběrnice 10. Po přidělení komunikační sběrnice 10 bloku 1 DMA tento místo obvyklého adresování a přenosu informace do paměti počítače adresuje na komunikační sběrnici svou vstupně výstupní svorkou 2 blok 3 taktovacích signálů, tento blok v okamžiku svého adresování generuje taktovacl signál na svou výstupní svorku 5, která je spojena s první vstupní svorkou 7 bloiku 6 digitálního filtru. Zde je třeba si uvědomit, že v okamžiku, kdy se vytváří taktovaní signál na výstupní svorce 5 bloku 3 taktovacích signálů, nemůže být komunikační sběrnice 10 přidělena blokem 22 přidělovač sběrnice jinému bloku na této sběrnici, např. bloku počítače, ke čtení informace z bloku 6 digitální filtr. Blok 6 digitální filtr zpracuje v okamžiku taktovacího signálu informaci z procesu způsobem, jak je popsáno dále a v okamžiku přidělení sběrnice jinému bloku nabízí již ustálenou informaci z procesu.The DMA direct access block 1, via its I / O terminal 2, requests the bus allocator 10 via the communication bus 10 to allocate the I / O bus 10. After the I / O communication 10 has been allocated, the DMA addresses this I / O to the I / O bus. The block 2 of the clock signal block 3, at the time of its addressing, generates a clock signal to its output terminal 5, which is connected to the first input terminal 7 of the digital filter block 6. It should be noted here that at the moment when the clock signal is generated at the output terminal 5 of clock clock block 3, the communication bus 10 cannot be allocated by the bus allocator block 22 to another block on this bus, e.g. 6 digital filter. Block 6, the digital filter processes the process information at the time of the clock signal in the manner described below, and at the time of bus assignment to the other block it offers already established process information.

Zapojení na obr. 2 ukazuje vnitřní strukturu bloku 6 digitální filtr. Signál na výstupu 18 z procesu je izapojen na druhou vstupní svorku 8 bloku 6 digitální filtr, z této svorky je zapojen na vstupní svorku 20 bloku 19 optotronu. Tento blok odděluje galvanicky vysokofrekvenční zem počítačového systému a řízeného procesu a dále filtruje vysokofrekvenční rušení jako dolnopropustní filtr do frekvence cca 100 kHz. Signál z procesu takto filtrovaný se objeví na výstupní svorce 21 a přichází na první vstupní svorku 12 paměti 11 posledních N stavů. Taktovací signál z první vstupní svorky 7 přichází na druhou vstupní svorku 13 bloku 11 paměti posledních N stavů. Taktovací signál zapíše do bloku nejnovější stav své první vstupní svorky 12 a časově nejstarší stav, nyní již N -f- 1, se zapomene. N posledních stavů z výstupní svorky 14 bloku 11 paměti posledních N stavů přichází do vstupní svorky 16 bloku 15 majoritního obvodu M z N. Majoritní obvod Μ z N provede rozhodnutí o stavu signálu z procesu dle pravidla, že je-li minimálně M stavů z posledních N stavů shodných, platí pro hodnotu výstupní proměnné hodnota M sta220032 vů. Poznamenáváme, že N je vždy liché číslo. Majoritní obvod Μ z N filtruje nahodilé rušení středního a nízkofrekvenčního rozsahu. Rozsah filtrování je dán frekvencí taktovacích signálů 5 (viz obr. lj, což je vlastně frekvence žádosti bloku 1 přímého přístupu DMA o přidělení komunikační sběrnice 10. Majoritní obvod 15 Μ z N přenese na výstupní svorku 17 filtrovanou informaci (hodnota M stavů), tato výstupní svorka je spojena s výstupní svorkou 9 bloku 6 digitální filtr a tato dále s komunikační sběrnicí 10 (viz obr. 1). Popsaná činnost bloků 11 posledních N stavů a majoritní obvod 15 M z N pracuje velice rychle a v okamžiku přidělení komunikační sběrnice 10 jinému bloku na komunikační sběrnici 10 je informace na výstupní svorce 9 bloku 6 digitální filtr ustálená až do dalšího přidělení sběrnice bloku 1 DMA.The wiring in Fig. 2 shows the internal structure of block 6 of the digital filter. The signal at the process output 18 is connected to the second input terminal 8 of the block 6 of the digital filter, from this terminal it is connected to the input terminal 20 of the block 19 of the optotron. This block separates the galvanic high-frequency ground of the computer system and the controlled process and further filters the high-frequency interference as a low-pass filter to a frequency of about 100 kHz. The signal from the process thus filtered appears on the output terminal 21 and arrives at the first input terminal 12 of the memory 11 of the last N states. The clock signal from the first input terminal 7 arrives at the second input terminal 13 of the last N state memory block 11. The clock signal writes to the block the latest state of its first input terminal 12 and the oldest state, now N-f-1, is forgotten. The N last states from the output terminal 14 of the last N state memory block 11 arrive at the input terminal 16 of the block 15 of the major circuit M of N. The major circuit Μ of N makes a decision about the state of the process signal according to the rule that N states equal, the value of the output variable M sta220032 is valid. Note that N is always an odd number. Majority circuit Μ of N filters out random mid- and low-frequency interference. The filtering range is given by the frequency of the clock signals 5 (see Fig. 1j, which is actually the frequency of the DMA direct access block 1 request for communication bus allocation 10. The major circuit 15 Major of N transfers the filtered information 17 to the output terminal 17 the output terminal is connected to the output terminal 9 of block 6, the digital filter and this to the communication bus 10 (see Fig. 1) The described operation of blocks 11 of the last N states and the 15M of N majority circuit works very fast and to another block on the communication bus 10, the information on the output terminal 9 of block 6 is a digital filter steady until the next bus allocation of block 1 of the DMA.

Claims

Subject

Wiring for transmitting two-valued asynchronous signals to industrial or industrial computer interface units, consisting of a DMA direct access block, a clock signal block, a digital filter block and an allocated bus block, characterized in that the DMA direct access block (1) is its the input / output terminal (2) is connected to the communication bus (10) of the computer, then connected via this bus to the input terminal (4) of the clock signal block (3), the output terminal (9) of the digital filter block (6) and an output terminal (23) of the bus allocator block (22), the clock signal block (3) is connected by its output terminal (5) to the first input terminal (7) of the digital filter block (6j), the process output (18) is connected to the second input terminal (8) of the digital filter block (6).

YNÁLEZU

2. The circuit for transmitting two-valued asynchronous signals according to claim 1, characterized in that in the digital filter block (6), an optotron block (19) is connected to its second input terminal (8) by its input terminal (20). 21) coupled to the first input terminal (12) of the last N state memory block (11), the output terminal (14) of which is connected to the input terminal (16) of the major circuit M block (15) from N, the output terminal (17j of the block (15)) ) of the major circuit Μ of N is connected to the output terminal (9) of the digital filter block (6j), the first input terminal (7) of which is connected to the second input terminal (13) of the last N state memory block (11).

3. The circuit for transmitting two-valued asynchronous signals according to items 1 and 2, characterized in that the DMA direct access block (1) consists of a computer or microcomputer block.