CS219721B1 - Zapojení kontrolního zařízení mikroprocesorových systémů - Google Patents

Abstract

Vynález se týká zapojení ke kontrole mikroprocesorových systémů určené ke sledování jejich funkční činnosti. Účelem vynálezu je vytvořit kontrolní systém ke sledování jednotlivých strojových cyklů. Podstatou vynálezu je zapojení dvou šestnáctivstupových a osmivstupového multlplexeru, jejichž stavové vstupy jsou spojeny s adresovou, řídicí a datovou sběrnicí, a dvou šestnáctivstupových demultiplexerů a jednoho osmivstupového dekodéru, v jejichž obvodu je zapojen systém automatického ovládání a signalizace vstupových a výstupových impulsů, usnadňující vlastní kontrolu mikroprocesorového systému. Vynález je určen k uvádění do chodu a při opravách všech mikroprocesorových systémů.

Description

Vynález se týká zapojení kontrolního zařízení mikroprocesorových systémů ke sledování jejich činnosti za provozu.

Při práci s mikroprocesorovými systémy je nutné provádět přesné sledování jejich funkční činnosti po jednotlivých strojových cyklech. Tyto operace jsou nezbytné zejména při oživování systému, ladění programů a vyhledávání poruch. Ke sledování funkcí mikroprocesorových systémů se obvykle používá speciálních vývojových systémů, které jsou značně komplikované a nákladné. Jejich nevýhodou je, že do hotových systémů umožňují vstupovat za provozu velmi omezeně pomocí emulgátorů daného typu mikroprocesoru. Průběh programu je možno sledovat pouze po instrukcích a není možno činnost mikroprocesoru zastavovat v libovolném cyklu a zpravidla nelze přitom sledovat stavy sběrnic.

Dalším z používaných přístrojů, umožňujících sledovat funkci mikroprocesorových systémů, je logický analyzátor, který umožňuje sledovat činnost po strojových cyklech, ale má zpravidla omezený počet sledovaných kanálů. Jeho další nevýhodou je, že umožňuje zobrazit pouze konečný počet kroků.

Tyto dosavadní nevýhody odstraňuje zapojení kontrolního zařízení mikroprocesorových systémů složené ze dvou šestnáctivstupových a osmivstupového multiplexeru, jejichž stavové vstupy jsou spojeny s adresovou, datovou a řídicí sběrnicí mikroprocesorového systému a ze dvou šestnáctivýstupových demultiplexerů a jednoho nejméně osmivýstupového dekodéru, jejichž každý stavový výstup je spojen ,s jednou luminiscenční diodou v indikačním panelu.

Podstatou zapojení podle vynálezu je, že čtyři adresové vstupy prvního a druhého multiplexeru, demultiplexeru a tři adresové vstupy dekodéru a třetího multiplexeru jsou spojeny s výstupy čtyřbitového binárního čítače, jehož vstup je spojen s výstupem druhého invertoru a přes kondenzátor se vstupem prvního invertoru, spojeným přes první odpor s jeho výstupem a se vstupem druhého invertoru, přičemž výstup prvního multiplexeru je spojen se dvěma datovými vstupy prvního demultiplexeru, výstup druhého multiplexeru je spojen přes třetí invertor se dvěma datovými vstupy druhého demultiplexeru a výstup třetího multiplexeru je spojen se čtvrtým adresovým vstupem dekodéru, přičemž první tlačítko spojené jedním dotekem se společným vodičem je spojeno druhým dotekem se vstupem mikroprocesorového systému a aretované tlačítko spojené jedním dotekem se společným vodičem a druhým dotekem přes druhý odpor s kladnou svorkou zdroje napětí a se vstupní svorkou čtvrtého invertoru, který je výstupem spojen s nulovacím vstupem prvního klopného obvodu a s prvním vstupem prvního, součinového, hradla, jehož druhý vstup je spojen s prvním výstupem prvního, klopného obvodu, zatímco bezkontaktní tlačítko je spojeno přes třetí odpor se společným vodičem a přímo s hodinovým vstupem prvního klopného obvodu, jehož datový vstup je spojen se společným vodičem, jeho nastavovací vstup je spojen s prvním výstupem a druhý výstup s nastavovacím vstupem druhého klopného obvodu, jehož datový vstup je spojen se společným vodičem a hodinový vstup s výstupem druhého součinového hradla, jehož první vstup je spojen s první řídicím vodičem a druhý vstup s druhým řídicím vodičem mikroprocesorového systému, jehož třetí řídicí vodič je spojen s výstupem prvního součinového hradla.

Hlavní předností zapojení podle vynálezu je možnost sledování funkce mikroprocesoru přímo po strojových cyklech, přičemž stav jeho· sběrnic je zobrazen přehledně luminiscenčními diodami na panelu. Zapojení se připojuje přímo na systémové sběrnice a je vytvořeno z minimálního počtu součástek, čímž nahrazuje dosavadní nákladná zařízení.

Zapojení objasní výkres, kde na obr. la, lb, lc je uvedeno schéma kontrolního zařízení určeného zejména pro sledování funkce mikroprocesorových systémů s mikroprocesorem typu Z—80 (ZILOGJ nebo U88OD (RFT).

Celkové schéma zařízení znázorněné na obr. la, lb, lc je uspořádáno tak, že pod obr. la funkčně navazuje obr. lc, přičemž obr. lb je orientován z pravé strany mezi oba obr. la, lc. Vzájemné propojení funkčních vodičů a sběrnice vyznačují svorky 101 až 113.

Zapojení se skládá ze tří základních částí, z panelu PL (obr. lbj s luminiscenčními diodami spojeného kabelem PK s propojovací deskou PD (obr. la, lc) ke spojení se sběrnicemi mikroprocesorového systému PS. Ze schématu je zřejmé, že základními aktivními obvody jsou dva šestnáctivstupové a jeden osmivstupový multiplexer Ml, M2, M3 a dva šestnáctivýstupové demultiplexery NI, N2 a osmivýstupový dekodér N3. Stavové vstupy multiplexerů Ml, M2, M3 jsou spojeny s adresovou, řídicí a datovou sběrnicí mikroprocesorového systému PS.

V identické návaznosti jsou zapojeny stavové výstupy demultiplexerů s luminiscenčními diodami, které jsou pro přehlednost označeny stejnou vztahovou značkou, jejíž rozličnost vyznačuje jen přídavná čárka u značky.

Stavové vstupy prvního multiplexeru Ml od čísla 0, 1 až 15 jsou spojeny s adresovými vodiči mikroprocesorového systému PS označenými vztahovými značkami AO, AI až A15. Identicky jsou zapojeny stavové výstupy prvního demultiplexeru NI od čísla 0, 1 až 15 s luminiscenčními diodami A0‘, A1‘ až A15‘, přičemž jejich druhý vývod je spojen ve společném uzlu spojeném přes čtvrtý odpor R4 s kladnou svorkou zdroje napětí.

Třetí osmivstupový multiplexer M3 je obdobně zapojen svými stavovými vstupy 0, 1 až 7 s datovými vodiči DO, Dl až D7 mikroprocesorového systému PS. Identicky k tomu jsou zapojeny stavové výstupy 0, 1 až 7 dekodéru N3 s luminiscenčními diodami D0‘, Dl* až D7‘, jejichž druhý vývod je zapojen ve společném uzlu spojeném přes pátý odpor R5 s kladnou svorkou zdroje napětí. Druhý multiplexer M2 je potom stavovými vstupy 0, 1 až 11 spojen s řídicími vodiči mikroprocesorového systému PS označenými MR, MW, MREQ, IORQ, RD WR, Ml, WAIT, HALT, ÍÍMTA, BUSAK, ENH.

Identicky k tomu jsou zapojeny stavové výstupy 0, 1 až 11 druhého demultiplexeru N2 s luminiscenčními diodami MR‘, MW‘, MREQ*, IORQ¹, RD‘, WR‘, M1‘, WAIT‘, HALT*, INTA*, BUSAK*, ENH*, jejichž druhý vývod je spojen ve společném uzlu spojeném přes šestý odpor R6 s kladnou svorkou zdroje napětí. Panel PL s luminiscenčními diodami je opatřen třemi tlačítky.

První tlačítko TI je spojeno jedním dotekem se společným vodičem a druhým s řídicím vodičem RESIN mikroprocesorového systému PS. Druhé aretované tlačítko T2 je spojeno jedním dotekem se společným vodičem a druhým dotekem přes druhý odpor R2 s kladnou svorkou zdroje napětí a přímo se vstupem čtvrtého invertoru 14, jehož výstup je spojen s nulovacím vstupem R prvního klopného obvodu K1 a s prvním vstupem prvního hradla Hl, jehož druhý vstup je spojen s prvním výstupem Q prvního klopného obvodu Kl a jeho výstup s řídicím vodičem WAIT mikroprocesorového systému PS. Třetí bezkontaktní tlačítko T3 je spojeno jednak přes třetí odpor R3 se společným vodičem a dále s hodinovým vstupem C prvního klopného obvodu Kl, jehož datový vstup D je spojen se společným vodičem a jeho nastavovací vstup S s prvním výstupem Q druhého klopného obvodu K2, jehož datový vstup D je spojen se společným vodičem a nastavovací vstup S s druhým výstupem Q prvního klopného obvodu Kl. Hodinový vstup C druhého klopného obvodu K2 je spojen s výstupem druhého hradla H2, jehož první vstup je spojen s řídicím vodičem MREQ a druhý vstup s řídicím vodičem IORQ mikroprocesorového systému PS.

Hodinový signál pro čtyřbitový binární čítač Bl tvoří oscilátor, který se skládá ze dvou invertoru II, 12 zapojených za sebou, přičemž první invertor II je mezi vstupem a výstupem překlenut prvním odporem Rl, zatímco vstup prvního invertoru II a výstup druhého invertoru 12 jsou spojeny přes první kondenzátor Cl. Výstup druhého invertoru 12 je propojen se vstupem CU binárního čítače Bl, jehož čtyři výstupy A, B, c, D jsou spojeny se čtyřmi adresovými vstupy A, B, C, D dvou multiplexerů Ml, M2 a dvou demultiplexerů NI, N2 a se třemi vstupy A, B, C dekodéru N3 a třetího multiplexeru

M3.

Kontrolní zařízení mikroprocesorových systémů pracuje za provozu takto: oba invertory II, 12, první odpor Rl a kondenzátor Cl tvoří spolu oscilátor, který vytváří hodinový signál pro vstup binárního čítače Bl, který vytváří na svých čtyřech výstupech

A, B, C, D adresy. Signály těchto; adres jsou přiváděny na adresové vstupy A, B, C, D multiplexerů Ml, M2 a demultiplexerů NI, N2 a dále ke třem adresovým vstupům A,

B, C třetího multiplexeru M3 a dekodéru N3.

Logické úrovně na adresových vstupech A, B, C, D procházejí postupně všemi šestnácti nebo osmi možnými kombinacemi. Tím sjou postupně logické úrovně všech stavových vstupů multiplexerů Ml, M2, M3 přeneseny invertovaně na jejich výstupy Y, které jsou u prvního a třetího multiplexeru Ml, M3 přímo přeneseny na datové vstupy Gl, G2 prvního demultiplexeru NI a adresový vstup D dekodéru N3, u druhého multiplexeru M2 pak přes třetí invertor 13 na datové vstupy Gl, G2 druhého demultiplexeru N2. Logické úrovně datových vstupů dvou demultiplexerů NI, N2 a adresového vstupu D dekodéru N3 jsou postupně přenášeny na jejich stavové výstupy a na katody příslušných luminiscenčních diod. Je-li některý výstup demultiplexerů NI, N2 a dekodéruN3 v nízké logické úrovni, rozsvítí se příslušná luminiscenční dioda.

Přepínání jednotlivých stavových vstupů všech multiplexerů Ml, M2, M3 a synchronní přepínání stavových výstupů obou demultiplexerů NI, N2 a dekodéru N3 probíhá s kmitočtem přibližně. 2 kHz. Je tedy tak rychlé, že blikání luminiscenčních diod je okem nepostřehnutelné a svícení nebo zhasnutí každé luminiscenční diody odpovídá logické úrovni odpovídajícího vodiče mikroprocesorového systému PS.

Stlačením prvního tlačítka TI se vyvolá nízká logická úroveň na vstupu RESIN mikroprocesorového systému PS, a tím se vyvolá programový skok na adresu nula. Pokud je aretované tlačítko T2 v rozpojeném stavu, je na vstupu čtvrtého invertoru 14 vysoká logická úroveň, která vyvolá na jeho výstupu, a tím i na vstupu prvního hradla Hl a na nulovacím vstupu R prvního klopného obvodu Kl, nízkou logickou úroveň. Tím je zabráněno přechodu logické úrovně na výstupu prvního hradla Hl do nízké úrovně a první klopný obvod Kl je potom ve stavu, kdy je na prvním výstupu Q nízká logická úroveň. Vysoká logická úroveň na výstupu prvního hradla Hl je přivedena i na třetí řídicí vodič WAIT mikroprocesorového systému PS. Mikroprocesor není te219721 dy ve své funkci ovlivněn. Pokud je aretované tlačítko T2 spojeno, je na vstupu čtvrtého invertoru 14 nízká logická úroveň, která vyvolá na jeho výstupu vysokou logickou úroveň. V tom případě pracují obě hradla Hl, H2 a oba klopné obvody ΚΙ, K2 následovně: při přechodu jednoho ze signálů z řídicích vodičů MREQ nebo IORQ do aktivního stavu, tj. do nízké logické úrovně, je tato změna přenesena z prvního nebo druhého vstupu druhého hradla H2 na jeho výstup v invertovaném stavu.

Jak již bylo dříve popsáno, je na prvním výstupu Q prvního klopného obvodu K1 nízká logická úroveň, na druhém výstupu Q je tedy vysoká logická úroveň, která je přivedena i na nastavovací vstup S druhého klopného obvodu K2. Druhý klopný obvod K2 při přechodu logické úrovně z nízké na vysokou na hodinovém vstupu C se překlopí tak, že jeho první výstup Q i nastavovací vstup S prvního klopného obvodu K1 přejdou do nízké logické úrovně.

To způsobí přeeklopení prvního klopného obvodu K1 tak, že jeho první výstup Q, tedy i první vstup prvního hradla Hl, jsou ve vysoké logické úrovni a druhý výstup Q i nastavovací vstup S druhého klopného obvodu K2 jsou v nízké logické úrovni. To vyvolá návrat druhého klopného obvodu K2 do výchozího stavu.

Vysoká logická úroveň na obou vstupech prvního hradla Hl způsobí nízkou logickou úroveň na jeho výstupu, která je přenesena na třetí řídicí vodič WAIT mikroprocesorového systému PS, kde zastaví další práci mikroprocesoru. V tomto stavu zůstává zařízení až do okamžiku, kdy dojde ke stisknutí bezkontaktního tlačítka T3, které způsobí vysokou logickou úrovní na hodinovém vstupu C překlopení prvního klopného obvodu K1 tak, že jeho první výstup Q přejde do nízké logické úrovně, výstup prvního hradla Hl přejde tedy do vysoké logické úrovně, a tím umožní další práci mikroprocesoru.

Po příchodu další aktivní hrany signálu z řídicích vodičů MREQ nebo IORQ mikroprocesorového systému PS se celá činnost opakuje. Činnost mikroprocesoru se zastaví v každém strojovém cyklu jeho činnosti a stav adresových, datových a řídicích signálů je indikován svitem příslušných luminiscenčních diod.

Po stisknutí bezkontaktního tlačítka T3 se činnost mikroprocesoru zastaví v následujícím strojovém cyklu. Tímto způsobem je možno postupně sledovat stav mikroprocesoru, pamětí, vstupních a výstupních obvodů během jednotlivých kroků programu a kontrolovat jejich správnost funkcí a správný průběh programu.

Univerzální kontrolní zařízení mikroprocesorových systémů je určeno k použití při uvádění do Chodu a opravách všech mikroprocesorových systémů.

Claims (1)

1. Zapojení kontrolního zařízení mikroprocesorových systémů, skládající se ze dvou šestnáctivstupových a osmivstupového multiplexeru, jejichž stavové vstupy jsou spojeny s adresovou, řídicí a datovou sběrnicí mikroprocesorového systému a ze dvou šestnáctivýstupových demultiplexerů a jednoho nejméně osmivstupového dekodéru, jejichž každý stavový výstup je spojen s jednou luminiscenční diodou v indikačním panelu, vyznačený tím, že čtyři adresové vstupy (A, B, C, D) prvního a druhého multiplexeru (Ml, M2) a prvního a druhého demultiplexeru (NI, N2) a tři adresové vstupy (A, B, C) třetího multiplexeru (M3) a dekodéru (N3J jsou spojeny s výstupy (A, B, C, Dj čtyřbitového binárního čítače (Bij, jehož vstup (CUj je spojen s výstupem druhého invertoru (12} a přes kondenzátor (Clj se vstupem prvního invertoru (lij spojeným přes první odpor (Rlj s jeho výstupem a se vstupem druhého invertoru (12), přičemž výstup (Y) prvního multiplexeru (Mlj je spojen se dvěma datovými vstupy (Gl, G2) prvního demultiplexeru (NI), výstup (Yj vynalezu druhého multiplexeru (M2j je spojen přes třetí invertor (13) se dvěma datovými vstupy (Gl, G2) druhého demultiplexeru (N2) a výstup (Y) třetího multiplexeru (M3) je spojen se čtvrtým adresovým vstupem (D) dekodéru (N3), přičemž první tlačítko (TI) spojené jedním dotekem se společným vodičem je druhým dotekem spojené se vstupem (ŘESIN) mikroprocesorového systému a aretované tlačítko (T2) spojené jedním dotekem se společným vodičem a druhým dotekem přes druhý odpor (R2J s kladnou svorkou (+5 V) zdroje napětí a se vstupní svorkou čtvrtého· invertoru (14), který je výstupem spojen s nulovacím vstupem (R) prvního klopného obvodu (Kl) a s prvním vstupem prvního součinového hradla (Hl), jehož druhý vstup je spojen s prvním výstupem (Q) prvního klopného obvodu (Kl), zatímco· bezkontaktní tlačítko (T3) je spojeno přes třetí odpor (R3) se společným vodičem a přímo s hodinovým vstupem (C) prvního klopného obvodu (Kl), jehož datový vstup (D) je spojen se společným vodičem a jeho nastavovací vstup (S) je spo219721 jen s prvním výstupem (QJ a druhý výstup (Q) s nastavovacím vstupem (Sj druhého klopného obvodu (K2), jehož datový vstup (Dj je spojen se společným vodičem a hodinový vstup (Cj s výstupem druhého součinového hradla (H2), jehož první vstup je spojen s prvním řídicím vodičem (MREQJ a druhý vstup s druhým řídicím vodičem (IORQ) mikroprocesorového systému, jehož třetí řídicí vodič (WAIT) je spojen s výstupem prvního součinového hradla (Hl).