SU1272503A1 - Двоичный счетчик - Google Patents

Abstract

Изобретение относитс  к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники. Цель изобретени  повышение ремонтопригодности. Это достигаетс  за счет использовани  .резервного .триггера и дополнительных логических элементов (ЛЭ) в каждом основном разр де, что обеспечивает автоматическую замену отказавшего основного триггера любого из 4 разр дов путем подачи на соответствующий управл ющий вход сигнала логического нул . Устройство содержит разр ды 1-4, триггеры разр дов 5.1-5.4, резервный триггер 5.5, ЛЭ: И-НЕ 6, И-Шта 7.1-7.4, НЕ 9.1-9.4, ИЛИ 10.110 .4 и-11.2-11.4 и ЛЭ И 8.1-8.4, И 8.1-8.4, 12.2-12.4 и 13, 14; управл ющие входы 15-18 дл  отключени  отказавшего триггера. В устройстве осуществл етс  перестроТйка логической структуры при отказе одного из I разр дов, что обеспечивает работоспособность логических блоков уст . ройств автоматики и вычислительной техники без замены данной интегральной схемы. 1 ил. сд

Description

« Изобретение относитс  к импульсно технике и может быть использовано в устройствах автоматики и вычислительной техники. На чертеже приведена функциональма  схема предлагаемого двоичного счетчика. Цель изобретени  - повьтение ремонтопригодности . Устройство содержит разр ды 1-4, триггеры 5.1-5.4 разр дов, резервный триггер 5.5, элемент И-НЕ 6, элемён;ты И-ИЛИ 7.1-7.4, первые элементы И 8.1-8.4, элементы НЕ 9.1-9.4 и пер вые элементы ИЛИ 10.1-10.4, вторые элементы ИЛИ 11.2-11.4, вторые элементы И 12.2-12.4, третий 13 и четвертый 14 элементы И. Управл ющие входы 15-18 предназна чены дл  отключени  отказавшего триг гера. При работе основных триггеров 5.1-5.4 на соответствующие управл ющие входы подаетс  сигнал логической I. При отказе какого-либо триггера на соответствующий вход подаетс  сигнал логического О. Элементы ИЛИ 7.1-7.4 предназначе на- соответствующи ны дл  коммутации выходы устройства значений выходов триггеров данного или последующего разр да. Первые элементы И 8.1-8.4 исполь зуютс  дл  организации обходной цепи синхроимпульсам при отказе триггера соответствующего разр да. Элементы НЕ 9.1-9.4 инвертируют соответствующие управл ющие сигналы Первые элементы ИЛИ 10.1-10.4 обесп чивают прохождение синхросигнала ли бо от триггера данного разр да, либо через обходную цепь от триггера предьщущего разр да. Вторые элементы ИЛИ 11.2-11.4 предназначены дл  подачи сигнала о необходимости пере , коммутации выходов триггеров на последующие разр ды. Третий элемент И 13 обеспечивает прохождение сигналов с второго синх ровхода на вход триггера второго разр да при тлсправком триггере перв го разр да, а четвертый элемент И 14 обеспечивает прохождение этих сигна лов на счетньш вход триггера третье го разр да при неисправном триггере первого разр да. Устройство работает следующим об разом. 3 Дл  установки двоичного счетчика в исходное состо ние одновременно на оба установочных входа подаютс  - 1. Выход 19 сигналы логической соедин етс  с вторым синхровходом устройства. При исправном состо нии всех основных триггеров на управл ющие входы 15-18 подаютс  сигналы логической 1. В этом случае единичными разрещающими сигналами открыты следующие элементы устройства: третий элемент И 13 первого разр да, перва  группа входов элемента И-ИЛИ первого разр да, вторые элементы И второго, третьего и четвертого разр дов. Одновременно с этим закрываютс  дл  прохождени  синхроимпульсов счетд следующие элементы устройства: первые элементы И каждого разр да, втора  группа входов элемента И-ИЛИ первого разр да и через вторые элементы ИЛИ вторые группы входов элементов И-ИЛИ второго, третьего и четвертого разр дов . Первые группы входов этих трех элементов открыты разрещающим сигналом с инверсного выхода соответствующих вторых элементов ИЛИ данного разр да. Подсчет импульсов, поступающих на первый синхровход устройства, производитс  по следующей логической ветви предлагаемого двоичного счетчика. Импульсы поступают на счетньш вход первого триггера 5.1, а состо ние его выхода через открытую первую группу входов элемента 2И-ИЛИ 7.1 на первый выход счетчика и через соединение Q i-iCj, открытые третий 13 элемент И и первый элемент ИЛИ 10.1 - на счетный вход триггера 5.2. Элементы И 8.1-8.4 закрыты,и поэтому синхроимпульсы не проход т через эти обходные цепи. Значени  состо ни  выхода триггера 5.2 (и его изменение) поступает через элементы И 12.2 и ИЛИ 10.2 на счетный вход триггера 5,3 третьего разр да, а также через открытую первую группу входов элемента И-ИЛИ 7.2 - на второй выход счетчика. Значение состо ний (и их изменение) с выходов триггеров 5.3 и 5.4 передаетс  на последующие разр ды аналогичHfjiM образом. Значение состо ний выхрда резервного триггера 5.5 на выход счетчика в этом случае не поступает, так как втора  группа входов элемента И-ИЛИ 7.4 закрыта. При отказе какогс1-либо основного трнг1ера раз1) да на соответствующий вх(5д данного разр да подаетс  нулевой потенциал и данный триггер исклю чаетс  из режима функционировани  двоичного счетчика. При отказе триггера 5.1 первого разр да, двоичный счетчик функционирует следующим оёразом. На управл ющий вход t5 подаетс  сигнал логичес кого О, которьпЧ закрывает дл  прохождени  синхроимпульсов следующие элементы двоичного счетчика: третий элемент И 13 и первую группу входов элемента И-ИЛИ 7.1 первого разр да. Одновременно с этим сигналом с выхо да. НЕ 9.1 открывают четвертый элемент И 14, первый элемент И 8.1 и втора  группа входов элемента И-ИЛИ 7.1 первого разр да, а также через соответствующие элементы ИЛИ 11.211 .4 - вторые группы входов элементов И-ИЛИ второго, третьего и четвер того разр дов. Первые группы входов этих элементов закрываютс  сигналами с инверсных выходов соответствующих вторых элементов ИЛИ 11.2-11.4. Импульсы счета в этом случае проход т по следующей логической ветви двоичного счетчика: с первого синхро входа устройства через первый элемен И 8.1, первьй элементИЛИ 10.1 на счетньй вход триггера 5.2 второго I разр да, т.е. обходит триггер 5.1. На первый выход счетчика состо ние выхода триггера первого разр да не поступает, так как перва  группа вхо дов элемента 2И-ИЛИ 7.1 закрыта. Зна чение состо ни  (и его изменени ) выхода триггера 5.2 второго разр да также не поступает на свой второй выход устройства, а поступает через открытую вторую группу входов элемен та И-ИЛИ 7.1 на первый выход счетчика . Таким образом, триггер 5.2 второ го -разр да заменил неисправный триггер 5.1 первого разр да. Далее значение состо ни  (и его изменени ) выхода триггера 5.2 через соединени Q I-fC , четвертый элемент И 14, первый элемент ИЛИ 10.2 поступает на счетный вход триггера 5.3 третьего разр да. Значение состо ни  (и его изменени ) выхода триггера 5.3 третьего разр да поступает через открытую вторую группу входов элемента И-ИЛИ 7.2 на второй выход 20 (Q,j) счетчика и не поступает на выход 21 ( QJ), так как перва  группа входов элемента И-Ш1И 7.3 закрыта. Одновременно значени  выхода триггера 5.3через элементы И 12.3 и ИЛИ 10.3 поступают на счетный вход триггера 5.4четвертого разр да, значени  выходов (и изменени ) которого поступают через открытую вторую группу входов элемента И-ИЛИ 7.3 на выход 21 {QJ) и не поступают через закрытую первую группу входов элемента И-ИЛИ 7.4 на выход 22 (Q.4). Значение состо ний (и их изменени ) выхода триггера 5.4 через элементы И 12.4 и ИЛИ 10.4 поступает на счетный вход резервного триггера 5.5, значение выходов которого через открытую вторую группу выходов элемента 2И-ИЛИ 7.4 поступают на выход 22 (Q) счетчика. Таким образом, при отказе первого триггера 5.1 и подаче нулевого потенциала на первый управл ющий вход двоичного счетчика тр иггер 5.2 второго разр да начинает работать на выход 19, три1- гер 5.3 - на выход 20, триггер 5.4 на выход 21, а триггер 5.5 - на выход 22, обеспечива  работоспособность двоичного счетчика без дополнительной перекоммутации монтажных соединений на печатных платах логических блоков устройства автоматики и вычислительной техники. При отказе триггера второго разр да 5.2 нулевой потенциал подаетс  на управл ющий вход 16. Подсчет импульсов в этом случае производитс  следующим образом. Нулевой потенциал закрывает следующие элементы: первьп элемент И 12.2 второго разр да и через соответствующие элементы ИЛИ 11.2-11.4 первые группы входов элементов И-ИЛИ 7.2-7.4. Сигналы с пр мых выходов элементов ИЛИ 11.2-11.4 открывают вторые группы входов cooтвejгcтвyющиx элементов И-ИЛИ 7.2-7.4. Кроме того, открываетс  обходна  дл  синхроимпульсов цепь через элемент И 8.2. Поэтому логическа  ветвь счета импульсов в этом случае следующа : счетный вход триггера 5.1 - выход триггера 5.1, через первую группу входов элемента И-ИЛИ 7.1 на выход 19, через соединение Q,iiC., на вход третьего элемента И 13, через элементы ИЛИ 10.1, И 8.2, ИЛИ 10.2 на счетный вход триггера 5.3, с выхода триггера 5.3 через элементы ИЛИ 12.3 и 10.3 Ш1И на счетный вход триг гера 5.4, с выхода триггера 5.4 через элементы И 12,4,ИЛИ 10.4 на счет ный вход резервного триггера 5.5. Обходные цепи через элементы 8.1, 8.3 и 8.4 закрыты и поэтому синхро-импульсы следуют только по указанной логической ветви предлагаемого двоичного счетчика. Значени  выходов триггеров 5.3-5.5 через вторые групп входов элементов И-ИЛИ 1.2-1 k сдвигаютс  на один разр д влево, обеспечива  замену триггера второго разр да триггером третьего разр да, триг гера третьего разр да триггером четвертого разр да и триггера четвертого разр да триггером п того (резервного ) разр да. Замена отказавших третьего и четвертого триггеров производитс  аналогичным образом, как и второго разр да . Таким образом, в двоичном счетчике осуществл етс  перестройка логической структуры при отказе одного из разр дов, что создает возможност обеспечени  работоспособности логических блоков.устройств автоматики и вычислительной техники без замены данной интегральной схемы и, ,,следовательно , повьппает ремонтопригодност двоичного счетчика. Фор. мула изобретени  Двоичныйсчетчик, содержащий триггеры каждого разр да и элемент И-НЕ, первьй и второй установочные входы устройства соединены соответственно с первым и вторым входами элемента И-НЕ, выход которого подключен к R-входам триггеров.каждого разр да, первый синхровход устройства соединен со счетным входом триггера первого разр да, отличающийс  тем, что, с целью повьшени  ремонтопригодности, в него введе ны резервный триггер, а каждый разр д дополнительно содержит элемент И-ИЛИ, элемент НЕ, первые элементы И и ИЛИ, разр ды, кроме первого, содержат вторые элементы И и ИЛИ, первый разр д дополнительно содержит третий и четвертый элементы И, пер вый синхровход устройства соединен первым входом первого элемента и пер вого разр да, второй синхровход уст ройства соединен с первыми входами третьего и четвертого элементов И первого разр да, управл ющий вход первого разр да соединен соответственно с входом элемента ПК, с вторым входом третьего элемента И, с первым входом первой группы входов э.пемента И-ИЛИ данного разр да и с третьим входом второго элемента И второго разр да, выход триггера каждого первого и резервного разр да соединен с первым входом второго элемента И, а управл ющие входы каждого, кроме первого, разр дов соединены соответственно с входом, элемента НЕ и с вторым входом второго элемента И данного разр да, выход первого элемента И каждого разр да соединен с соответствующим первым входом первого элемента ИЛИ данного разр да, выход третьего элемента И первого разр да соединен с вторым входом первого элемента ИЛИ данного разр да, выход четвертого элемента И первого разр да соединен с вторым входом первого элемента ИЛИ второго разр да, выход элемента НЕ первого разр да соединен с вторым входом первого и четвертого элементов И данного разр да, с первым входом второй группы входов элемента И-ИЛИ данного разр да и с первыми входами вторых элементов ИЛИ второго, третьего и четвертого разр дов, выход первого элемента ИЛИ- каждого разр да, кроме четвертого, соединен со счетным входом триггера последующего разр да и с первым входом первого элемента И последующего разр да, выход элемента НЕ второго разр да соединен соответственно с вторым входом первого элемента И данного разр да и с вторыми входами вторых элементов ИЛИ второго, третьего и четвертого разр дов, выход элемента НЕ третьего разр да соединен соответственно с вторым входом первого элемента И данного разр да и с третьими входами вторых элементов ИЛИ третьего и четвертого разр дов , выход элемента НЕ четвертого разр да соединен с вторым входом первого элемента И и с четвертым входом второго элемента И данного разр да, выход триггера первого разр да соединен с вторым входом первой группы входов элемента И-ИЛИ данного разр да , выход которого  вл етс  первым выходом устройства, выход первого элемента ИЛИ четвертого разр да соединен со счетным входом резервного триггера, выход триггера каждого.

7 12725038

кроме первого и резервного, разр даэлемента И-Ш1И данного разр да, выход соединен с вторым входом первой груп- второго элемента И второго разр да

пы входов элемента И-ИЛИ соответст- соединен с третьим входом первого

вующего разр да, а также с вторымэлемента ИЛИ данного разр да, выховходом второй группы входов элементаЁ ды вторых элементов И третьего и четИ-ИЛИ предьщущего разр да, выход ре-вертого разр дов соединены с вторыми

зервного триггера соединен с вторымвходами первых элементов ИЛИ соответвходом второй группы входов элемен-ствующего разр да, R-вход резервного

та И-ИЛИ четвертого разр да, инверс-триггера соединен с выходом элемента

иый и пр мой выходы вторьпс элементов Q И-НЕ, выходы элементов И-ИЛИ второго,

ИЛИ каждого, кроме первого, разр датретьего и четвертого разр дов  вл соединены с первыми входами соответ-ютс  соответствующими выходами устственно первой и второй групп входовройства.

Claims (1)

1. Фор. мула изобретения

   Двоичный' счетчик, содержащий ®® триггеры каждого разряда и элемент И-НЕ, первьй и второй установочные входы устройства соединены соответственно с первым и вторым входами

   40 элемента И-НЕ, выход которого подключен к R-входам триггеров каждого разряда, первый синхровход устройства соединен со счетным входом триггера первого разряда, отличающийся тем, что, с целью повьште- *® ния ремонтопригодности, в него введены резервный триггер, а каждый разряд дополнительно содержит элемент И-ИЛИ, элемент НЕ, первые элементы И и ИЛИ, разряды, кроме первого, со- ®® держат вторые элементы И и ИЛИ, первый разряд дополнительно содержит третий и четвертый элементы И, первый синхровход устройства соединен с первым входом первого элемента и пер-®® вого разряда, второй синхровход устройства соединен с первыми входами третьего и четвертого элементов И

   2503 6 первого разряда, управляющий вход первого разряда соединен соответственно с входом элемента НЕ, с вторым входом третьего элемента И, с первым 5 входом первой группы входов элемента И-ИЛИ данного разряда и с третьим входом второго элемента |И второго разряда, выход триггера каждого первого и резервно10 го разряда соединен с первым входом второго элемента И, а управляющие входы каждого, кроме первого, разрядов соединены соответственно с входом, элемента НЕ и с вторым входом второ15 го элемента И данного разряда, выход первого элемента И каждого разряда соединен с соответствующим первым входом первого элемента ИЛИ данного разряда, выход третьего элемента И первого разряда соединен с вторым входом первого элемента ИЛИ данного разряда, выход четвертого элемента И первого разряда соединен с вторым входом первого элемента ИЛИ второго разряда, выход элемента НЕ первого разряда соединен с вторым входом первого и четвертого элементов И данного разряда, с первым входом второй группы входов элемента И-ИЛИ данного разряда и с первыми входами вторых элементов ИЛИ второго, третьего и четвертого разрядов, выход первого элемента ИЛИ- каждого разряда, кроме четвертого, соединен со счетным входом триггера последующего разряда и с первым входом первого элемента И последующего разряда, выход элемента НЕ второго разряда соединен соответственно с вторым входом первого элемента И данного разряда и с вторыми входами вторых элементов ИЛИ второго, третьего и четвертого разрядов, выход элемента НЕ третьего разряда соединен соответственно с вторым входом первого элемента И данного разряда и с третьими входами вторых элементов ИЛИ третьего и четвертого разрядов , выход элемента НЕ четвертого разряда соединен с вторым входом первого элемента И и с четвертым входом второго элемента И данного разряда, выход триггера первого разряда соединен с вторым входом первой группы входов элемента И-ИЛИ данного разряда, выход которого является первым выходом устройства, выход первого элемента ИЛИ четвертого разряда соединен со счетным входом резервного триггера, выход триггера каждого,

   Ί 12 кроме первого и резервного, разряда соединен с вторым входом первой группы входов элемента И-ИЛИ соответствующего разряда, а также с вторым входом второй группы входов элемента И-ИЛИ предыдущего разряда, выход резервного триггера соединен с вторым входом второй группы входов элемента И-ИЛИ четвертого разряда, инверсный и прямой выходы вторых элементов ИЛИ каждого, кроме первого, разряда соединены с первыми входами соответственно первой и второй групп входов

   72503 8 элемента И-ИЛИ данного разряда, выход второго элемента И второго разряда • соединен с третьим входом первого элемента ИЛИ данного разряда, выхо-

   5 ды вторых элементов И третьего и четвертого разрядов соединены с вторыми входами первых элементов ИЛИ соответствующего разряда, R-вход резервного триггера соединен с выходом элемента W И-НЕ, выходы элементов И-ИЛИ второго, третьего и четвертого разрядов являются содтветствующими выходами устройства.