CS219116B1 - Indikační jednotka pro zobrazení binárních údajů - Google Patents
Indikační jednotka pro zobrazení binárních údajů Download PDFInfo
- Publication number
- CS219116B1 CS219116B1 CS751881A CS751881A CS219116B1 CS 219116 B1 CS219116 B1 CS 219116B1 CS 751881 A CS751881 A CS 751881A CS 751881 A CS751881 A CS 751881A CS 219116 B1 CS219116 B1 CS 219116B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- input
- segment
- binary data
- display unit
- inputs
- Prior art date
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Vynáliefz se týká oboru výpočetní techniky a řeší problém elektronického obvodu pro indikaci čtyřbitového binárního čísla pomocí tsedtoiisegmentových zobrazovacích jednotek. Dekodér potřebný pro převod binárního údaje ;na: Ikód pro sedmlsegmeotofvé zobrazovací jednotky je řešen pomocí programovatelné permanentní paměti, PROM, jejíž výstupy přímo ovládají segmenty zobrazovacích jednotek v obou dekadických rádiech. Vynálezu může být využito v číslicových elekjtrouilckýich zařízeních zpracovávajících binární údaje například v číslicových počítačích, měřicích a řídicích sylstélmech a podobně.
Description
Vynáliefz se týká oboru výpočetní techniky a řeší problém elektronického obvodu pro indikaci čtyřbitového binárního čísla pomocí tsedtoiisegmentových zobrazovacích jednotek. Dekodér potřebný pro převod binárního údaje ;na: Ikód pro sedmlsegmeotofvé zobrazovací jednotky je řešen pomocí programovatelné permanentní paměti, PROM, jejíž výstupy přímo ovládají segmenty zobrazovacích jednotek v obou dekadických rádiech. Vynálezu může být využito v číslicových elekjtrouilckýich zařízeních zpracovávajících binární údaje například v číslicových počítačích, měřicích a řídicích sylstélmech a podobně.
Vynález řeší problém indikační Jednotky pro zobrazení binárních údajů -a týká se elefctronického obvodu pro indikaci čtyřbitovéiho binárního čísla pomocí sedmlifeegméntcvých zobrazovacích jednotek a dekodéru tvořeného programovatelnou permanentní pamětí PROM.
Dosiud známé zapojení indikačních jednotek pro dekadické zobrazení čtyřbitového binárního čísla používá dekodér pro převod z binárního kódu na binárně dekadický kód, BCD, dekodér pro převod BCD kódu na kód sedmísegmentových zobrazovacích jednotek a vlastní isedmisegmentové zobrazovací jednotky. Nevýhodou uvedeného zapojení je nutnost použití dvou typů dekodérů zapojených imteizi binární vstupy a zobrazovací jednotky.
Tuto nevýhodu odstraňuje indikační jednotka podle vynálezu, jehož podstaltoh je, že čtyři binární' vstupní svorky j!sou připojeny na čtyři adresovací vstupy programovatelné permanentní pamětí, jejíž pátý adresovací vstup a výběrový vstup jsou připojeny na uzemňovací svorku a jejíchž sedan výstupků je přes sedm odporů připojeno na sedím, segmentových vstupů první sedmfeegmentové zobrazovací jednotky, jejíž anodový Vstup je spojen is. napájecí svorkou a s anodovýmVstupeim druhé segmentové zobrazovací jednotky, jejíž první segmentový vstup je přes osmý odpor Spojen s výstupem prvního invertoru a obdobně třetí, pátý .a sedmý segmentový vstup je přes devátý, desátý a jedenáctý odpor spojen s výstupy druhého, třetího a čtvrtého invertoru, přičemž druhý segmentový Vstup a čtvrtý segmentový vstup jsou přes dvanáctý odpor a třináctý odpor spojeny s uzemňovací svorkou a dále vstupy invertorů jsou navzájem propojeny a spojeny s osmými výstupem programovatelné permanentní paměti.
Pclužitíími programovatelné permanentní paměti pro dekódování čtyřbitového binárního údaje na kód vhodný pro přímé ovládání sedmísegmentových zobrazovacích jednotek se sníží potřebný počet integrovaných obvodů a uimožní se volba tvaru zobrazovaných číslic, například u číslic 6 .a 9, vhodnými naprogramováními paměti. Zapojení podle vynálezu umožňuje také vytvoření až 16 libovolných symbolů složených z jednotlivých segmentů zobrazovacích jednotek .a volených příslušnou kombinací vstupního binárního údaje.
Na připojených výkresech jsou znázorněny příklady zapojení indikační jednotky podle vynálezu a v připojené tabulce je uveden příklad obsahu permanentní paměti pro dekadické zobrazení binárních údajů.
Na obr. 1 je uvedeno základní zapojení indikační jednotky. Vstupní číslicový údaj připojený ke vstupním binárními svorkám 1,
2, 3 a 4 se přivádí na čtyři adresovací vstupy 5, 6, 7 a 6 programovatelné permanentní paměti 9. Při použití paměti s kapacitou 32 osmibitových'Slolv se pátý adresovací vstup 10 spolu s výběrovým vstupem 11 uzemní připojením na uzemňovací svorku 12. Výstupy 13 až 19 a 64 permanentní paměti 9 ovládají bud přímo, nebo přes invertory jednotlivé segmentové vstupy obou isedmisegmentových zobrazovacích jednotek 34 a 38. Pro omezení proudu protékajícího segmenty jsou mezi výstupy paměti nebo invertorů a segmentové vstupy napojeny odpory. Jednotlivé hodnoty čtyřbitového binárního údaje je možno dekadicky vyjádřit pomocí číslic 0 až 15, k čemuž jsou zapotřebí dvě zobrazovací jednotky. První sedmisegmcntová zobrazovací jednotka 34 zobrazuje číslice 0 až 9 pomoicí sedmi segmentů připojených na segmentové vstupy 27, 28, 29, 39, 31, 32 a 33. Týto segmentové vstupy jsou připojeny k sedmi výstupům 13, 14, 15, 16, 17, 18 a 19 programovatelné permanentní piaiměti 9 přes sedm odporů 29, 21, 22, 23, 24, 25 a 28. Anodový vstup 35 je připojen k napájecí svorce 36. Pomocí druhé sedmisegmentové zobrazovací jednotky 38, jejíž anodový vstup 37 je rovněž připojen ik napájecí svorce 36 se zobrazuje pOmncí .číslic 0 a 1 počet -dekadických desítek. Číslice L1 se zobrazuje trvale připojením druhého segmentového vstupu 55 přes dvanáctý odpor 57 a čtvrtého segmentového vstupu 56 přes třináctý odpor 58 k uzemňovací svorce 12. Číslice 0 se vytvoří doplněním číslice 1 dalšími segmenty jak je naznačeno na obr. 2. První, třetí, pátý a sedmý segmentový vstup 39, 43, 44 a 45 je připojen přes osmý, devátý, desátý a jedenáctý odpor 40, 46, 47 a 48 k výstupům 41, 49, 50 a 51 prvního až čtvrtého inventolru 42, 52, 53 a 54, jejichž vstupy 80, 61, 62 a 63 jsou navzájem spojeny a připojeny k osmému výstupu 64 programovatelné permanentní paměti 9.
Na obr. 2 je zjednodušeně naznačeno, bez odporů pro omezení proudu, rozložení jednotlivých segmentů a jejich připojení k výstupům programovatelné permanentní paměti 9.
Na obr. 3 je uvedena odlišná varianta indikace desítkové číslice dekadického vyjádření binárního údaje. V tomto případě se číslice 0 v desítkovém řádu vůbec neindikuje, čímž se neomezuje srozumitelnost indikovaného údaje, například namísto 07 jen 7. Číslice 1 v desítkovém řádu se indikuje jednoduchou třetí zobrazovací jednotkou 65 s jediným segmentem 66 připojeným k výstupu 64 programovatelné paměti 9 přes omezovací odpoir 67 a výkonový budič 68 se Vstupem 69 a výstupem. 70.
V připojené tabulce je uveden příklad kódového přiřazení adresovacích vstupů a výstupů paměti PROM pro dekadické zobrazení čtyřbitového binárního čísla.
| 219116 | ||
| S | β | |
| Tabulka | ||
| Adresovací vstupy | Výstupy | |
| 10 | 8 7 6 | 5 64 13 14 15 16 |
O )O o
Claims (2)
- PŘEDMĚT1. Indikační jednotka pro zobrazení binárních údajů vyznačená tím, že 'čtyři vstupní binární svorky (1, 2, 3, 4] jsou připojeny na čtyři adresovaní vstupy (5, 6, 7, 8) programovatelné permanentní paměti (9), jejíž pátý adresovací vstup (10) a výběrový vstup (11) jsou připojeny na uzernňovací svorku (12) a jejíchž sedm výstupů (13, 14, 15, 16, 17, 18, 19) je přes sedm odporů (20, 21, 22, 23, 24, 25, 26) připojeno na sedm segmentových vstupů (27, 28, 29, 30, 31, 32, 33) první sedmlsegmentové zobrazovací jednotky (34), jejíž anodový vstup (35) je spojen s napájecí svorkou (36) as anodovým vstupem· (37) druhé sedmisegimteinitové zobrazovací jednotky (38), jejíž první segmentový vstup (39) je přes cismý odpor (40) spojen s výstupem (41) prvního invertciru (42) a obdobně třetí (43), pátý (44) a sedmý segmentový vstupVYNÁLEZU (45) je přeís devátý (46), desátý (47) a jedenáctý odpor (48) spojen, s výstupy (49, 50, 51) druhého (52), třetího (53) a čtvrtého inventoru (54), přičemž druhý segmentový vstup (55) .a čtvrtý segmentový vstup (56) jsolu přes dvanáctý odpor (57 j a třináctý odpctr (58) spojeny s uzemňovací svorkou (12) a dále Vstupy (60, 61, 62, 63) invertorů (42, 52, 53, 54) jsou navzájem propojeny a spojeny s osmým výstupem (64) programovatelné permanentní paměti (9).
- 2. Indikační jednotka pro zobrazení binárních úd®jů podle bodu 1, vyznačená tím, že oismý výstup (64) programovatelné permanentní paměti (9) je spojen se vstupem (69) výkonového budiče (68), jehož výstup (70) je přes omezovači odpor (67).(70) je přes omezovači odpor ( 67} spojen se segmentem (66) třetí zobrazovací jednotky
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS751881A CS219116B1 (cs) | 1981-10-14 | 1981-10-14 | Indikační jednotka pro zobrazení binárních údajů |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS751881A CS219116B1 (cs) | 1981-10-14 | 1981-10-14 | Indikační jednotka pro zobrazení binárních údajů |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS219116B1 true CS219116B1 (cs) | 1983-02-25 |
Family
ID=5424470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS751881A CS219116B1 (cs) | 1981-10-14 | 1981-10-14 | Indikační jednotka pro zobrazení binárních údajů |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS219116B1 (cs) |
-
1981
- 1981-10-14 CS CS751881A patent/CS219116B1/cs unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6633278B1 (en) | Mini controller | |
| US4414545A (en) | Memory circuit for generating liquid crystal display characters | |
| EP0380092B1 (en) | Priority order judging device | |
| US4583199A (en) | Apparatus for aligning and packing a first operand into a second operand of a different character size | |
| CS219116B1 (cs) | Indikační jednotka pro zobrazení binárních údajů | |
| KR0166712B1 (ko) | 프로그래머블 펄스폭변조신호발생기 | |
| US4804899A (en) | Antenna rotator controllers and conversion systems therefor | |
| JP2549601B2 (ja) | レジスタ制御回路 | |
| RU2099776C1 (ru) | Цифровой сумматор | |
| US4364025A (en) | Format switch | |
| US3293416A (en) | Data conversion for counter having electroluminescent readout | |
| CA1209705A (en) | Digital code translator | |
| US3267267A (en) | Digital electrical calculating apparatus | |
| US4418395A (en) | Digital data processing system with a value setting unit for protecting and controlling an electric power system | |
| CN220439222U (zh) | 一种数码管驱动系统 | |
| KR910006943Y1 (ko) | 외국환 매매율 표시장치 | |
| JPS6029977B2 (ja) | 2進演算回路 | |
| USRE26780E (en) | Electronic diode matrix decoder circuits | |
| Beg et al. | Dot matrix alphanumeric display system for Arabic | |
| KR950001056B1 (ko) | 갈로아 필드 곱셈기 | |
| US3244865A (en) | Asynchronous binary computer system using ternary components | |
| JPS60226717A (ja) | デイジタル保護継電器 | |
| SU1525910A1 (ru) | Ревирсивный счетчик | |
| KR930003415B1 (ko) | 병렬 데이타 출력회로 | |
| Dyer | Design of a Reliable, Inexpensive Recording Rain Gage Which Utilizes Solid-State Memory |