CN220439222U - 一种数码管驱动系统 - Google Patents

Abstract

本申请提出一种数码管驱动系统，包括电源模块、主控模块和数码管驱动模块，电源模块、主控模块和数码管驱动模块两两相互连接，电源模块用于给主控模块和数码管驱动模块提供直流电压，主控模块用于给数码管驱动模块下发控制指令，数码管驱动模块用于驱动数码管，使数码管显示。本实用新型通过主控芯片同时控制译码器与寄存器，使得译码器和寄存器能实现对数码管符号显示及颜色显示的驱动，简化了控制电路结构，减少元器件的使用，减少传输延时，减少损坏风险，且增加了系统的功能，提高适用性。

Description

一种数码管驱动系统

技术领域

本申请涉及数码管驱动技术领域，尤其涉及一种数码管驱动系统。

背景技术

电器经常采用数码管来显示其运行状态，例如空调器往往需要数码管来显示温度、运行状态、故障代码等，一般采用双位(或多位)数码管来显示。现有技术中，双位数码管的驱动电路及数码管内部电路如图1和图2所示，数码管驱动电路由阳极驱动电路、阴极驱动电路组成。其中数码管的阳极COM1、COM2端由4个三极管、8个电阻组成的模拟达林顿管来驱动，需要2个芯片I/O控制；阴极端由芯片及三极管Q1驱动，由主控芯片的I/O口实施扫描驱动实现。现有的数码管驱动电路，采用大量的元器件组成控制电路，复杂的电路设计耗费人力物力，且过多的元器件存在传输延时及提高损坏风险，现有的驱动电路仅仅为驱动数码管的符号显示，没有同时驱动数码管的显示颜色，功能作用少，无法满足现有需求。

实用新型内容

为了解决上述问题，本申请提出一种数码管驱动系统，通过多个芯片实现对数码管的驱动，减少了基础元器件的使用，简化电路结构，减少损坏风险，且增加对数码管颜色的驱动，提高系统功能，提高适用性。

本申请通过以下技术方案实现的：

本申请提出一种数码管驱动系统，包括电源模块、主控模块和数码管驱动模块，所述电源模块、主控模块和数码管驱动模块两两相互连接；

所述电源模块用于给主控模块和数码管驱动模块提供直流电压；

所述主控模块用于给数码管驱动模块下发控制指令；

所述数码管驱动模块用于驱动数码管，使数码管显示。

进一步的，所述电源模块包括第一稳压器和第二稳压器，所述第一稳压器的输入端连接直流电源，所述第一稳压器的输入端通过一电容接地，所述第一稳压器的输出端与第二稳压器的输入端连接，所述第二稳压器的输入端通过两并联电容接地，所述第二稳压器的输出端通过两并联电容接地。

进一步的，还包括电源连接端子，所述电源连接端子的输出端与第一稳压器的输入端连接。

进一步的，所述主控模块包括主控芯片，所述主控芯片的第2引脚与第二稳压器的输出端连接，所述主控芯片的第3引脚通过一电阻与第二稳压器的输出端连接。

进一步的，还包括使能控制电路，所述使能控制电路包括使能开关，所述使能开关的一端接地，所述使能开关的另一端通过一电阻与主控芯片的第3引脚连接。

进一步的，所述数码管驱动模块包括第一译码器、第二译码器、移位寄存器和数码管芯片，所述第一译码器、第二译码器和移位寄存器分别与数码管芯片连接。

进一步的，所述第一译码器的使能端及信号输入端与主控芯片连接，所述第一译码器的输出端与数码管芯片连接。

进一步的，所述第二译码器的使能端及信号输入端与主控芯片连接，所述第二译码器的信号输出端与数码管芯片连接。

进一步的，所述移位寄存器的信号输入端与主控芯片连接，所述移位寄存器的信号输出端与数码管芯片连接。

本申请的有益效果：本实用新型通过主控芯片同时控制译码器与寄存器，使得译码器和寄存器能实现对数码管符号显示及颜色显示的驱动，简化了控制电路结构，减少元器件的使用，减少传输延时，减少损坏风险，且增加了系统的功能，提高适用性。

附图说明

图1为本实用新型的主控模块的电路原理图；

图2为本实用新型的电源模块的电路原理图；

图3为本实用新型的数码管驱动模块的电路原理图；

图4为本实用新型的数码管驱动模块的电路原理图；

图5为本实用新型的功能扩展模块的电路原理图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

需要说明，本申请实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果所述特定姿态发生改变时，则所述方向性指示也相应地随之改变。

另外，在本申请中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个所述特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本实用新型要求的保护范围之内。

请参考图1至图5，本申请提出一种数码管驱动系统，数码管驱动系统包括电源模块、主控模块和数码管驱动模块，电源模块、主控模块和数码管驱动模块两两相互连接，电源模块用于给主控模块和数码管驱动模块提供直流电压，主控模块用于给数码管驱动模块下发控制指令，数码管驱动模块用于驱动数码管，使数码管显示。

如图2所示，电源模块包括第一稳压器和第二稳压器，第一稳压器为线性稳压器U3，型号为CJ7805_C131137，线性稳压器U3的第1引脚为输入端，第1引脚连接24V直流电压，具体的，24V直流电压通过连接端子D1引入，连接端子的VCC引脚连接24V直流电源，连接端子的GND引脚接地。线性稳压器U3的第1引脚通过电容C9接地，线性稳压器U3的第2引脚为GND端，线性稳压器U3的第2引脚接地，线性稳压器U3的第3引脚为输出端，线性稳压器U3的第3引脚输出5V电压，线性稳压器U3的第3引脚连接第二稳压器。

如图2所示，第二稳压器为线性稳压器U1，型号为AMS1117-3.3，线性稳压器U1的第3引脚为输入端，线性稳压器U1的第3引脚连接线性稳压器U3的第3引脚，线性稳压器U1的第3引脚分别通过电容C3和电容C4接地，线性稳压器U1的第1引脚为接地端，线性稳压器U1的第2和第4引脚为输出端，线性稳压器U1的第4引脚悬空，线性稳压器U1的第2引脚输出3.3V电压，线性稳压器U1的第2引脚分别通过电容C5和电容C6接地。

如图1所示，主控模块包括主控芯片，主控芯片的信号为ESP32-WORVER-E-N8R8,主控芯片的第1引脚接地，主控芯片的第2引脚与线性稳压器U1的第2引脚连接，主控芯片的第2引脚分别通过电容C1和电容C2接地。主控芯片的第3引脚为使能端，主控芯片的第3引脚通过电阻R1与线性稳压器U1的第2引脚连接，且主控芯片的第3引脚通过电容C7接地。主控芯片的第6-14、16、23-26、29-31、36、37、33等引脚为数据输出端口，主控芯片的第34引脚为数据接收端，主控芯片的第35引脚为数据发送端。其中，如图所示，为了更好的控制主控芯片，还包括使能控制电路，使能控制电路包括开关SW1，开关SW1的一端接地，开关SW1的另一端通过电阻R4与主控芯片的第3引脚连接，开关SW1与电阻R4连接的节点处通过电容C8接地。

如图3、图4所示，数码管驱动模块包括第一译码器、第二译码器、移位寄存器和数码管芯片，第一译码器、第二译码器和移位寄存器分别与数码管芯片连接。

具体的，如图3、图4所示，第一译码器为译码器U4，译码器U4的第1、2、3引脚为3位数据输入引脚，分别对应A1、B1和C1，译码器U4的第4、5、8引脚接地，译码器U4的第6引脚为使能端，译码器U4的第6引脚与主控芯片的第31引脚连接，译码器U4的第10-15引脚为输出端，分别对应Y5、Y4、Y3、Y2、Y1和Y0。译码器U4的第16引脚为电压输入端，连接线性稳压器U3的第3引脚的5V直流电压。第二译码器为译码器U6，译码器U6与译码器U4为同种译码器芯片，译码器U6的第1、2、3引脚为3位数据输入引脚，分别对应A2、B2和C2，译码器U6的第4、5、8引脚接地，译码器U6的第6引脚为使能端，译码器U6的第6引脚与主控芯片的第30引脚连接，译码器U6的第10-15引脚为输出端，分别对应Y5、Y4、Y3、Y2、Y1和Y0。译码器U6的第16引脚为电压输入端，连接线性稳压器U3的第3引脚的5V直流电压。数码管芯片为三位数显芯片，数码管芯片的第1-8引脚为8段数码管控制信号输入端，分别与移位寄存器连接，数码管芯片的第9-17为颜色控制信号输入端，具体的，数码管芯片的第9、10、11引脚为绿色控制信号输入端，分别对应与译码器U6的第15、14、13引脚连接。数码管芯片的第12、13、14引脚为黄色控制信号输入端，分别对应与译码器U6的第12、11、10引脚连接。数码管芯片的第15、16、17引脚为红色控制信号输入端，分别与译码器U4的第15、14、13引脚连接。数码管芯片的18、19、20引脚为数码管位数控制信号输入端，分别与译码器U4的第12、11、10引脚连接。移位寄存器为寄存器U5，型号为74HC595D，寄存器U5的第1引脚与数码管芯片的第2引脚连接，寄存器U5的第2引脚与数码管芯片的第3引脚连接，寄存器U5的第3引脚与数码管芯片的第4引脚连接，寄存器U5的第4引脚与数码管芯片的第5引脚连接，寄存器U5的第5引脚与数码管芯片的第6引脚连接，寄存器U5的第6引脚与数码管芯片的第7引脚连接，寄存器U5的第7引脚与数码管芯片的第8引脚连接，寄存器U5的第15引脚与数码管芯片的第1引脚连接，寄存器U5的第1-7、15引脚为并行数据输出端。寄存器U5的第8引脚接地，寄存器U5的第10引脚与主控芯片的第23引脚连接，第10引脚为主复位引脚，为0时复位移位寄存器。寄存器U5的第11引脚与主控芯片的第24引脚连接，第11引脚为移位寄存器时钟输入引脚，上升沿时DS上的数据会移入移位寄存器。寄存器U5的第12引脚与主控芯片的第26引脚连接，第12引脚为存储寄存器时钟输入端，上升沿时移位寄存器的数据传输到存储寄存器。寄存器U5的第13引脚与主控芯片的第29引脚连接，第13引脚为输出使能端，为0时，存储器中的数据并行输出到第1-7、15引脚；为1时，输出为高阻态。寄存器U5的第14引脚与主控芯片的第16引脚连接，第14引脚为串行数据输入端。寄存器U5的第16引脚为直流电压输入端，与线性稳压器U3的第3引脚连接。通过主控芯片下发控制指令，两译码器分别对指令进行解码，并将相应的信号进行输出，实现对数码管位数及颜色的驱动。同时，主控芯片还可以下发指令控制寄存器，利用寄存器实现对数码管符号的显示。

如图5所示，还包括功能扩展模块，功能扩展模块包括连接端子P1和连接端子P2，连接端子P1的第1引脚接地，连接端子P1的第2引脚与主控芯片的第14引脚连接，连接端子P1的第3引脚与线性稳压器U3的第3引脚连接。连接端子P2的第一引脚与主控芯片的第3引脚连接，连接端子P2的第2引脚与主控芯片第25引脚连接，连接端子P2的第3引脚与主控芯片的第34引脚连接，连接端子P2的第4引脚与主控芯片的第35引脚连接，连接端子P2的第5引脚与线性稳压器U1的第2引脚连接，连接端子P2的第6引脚接地。连接端子用于连接外部设备，扩展功能，比如连接传感器，增加感应功能。

当然，本申请还可有其它多种实施方式，基于本实施方式，本领域的普通技术人员在没有做出任何创造性劳动的前提下所获得其他实施方式，都属于本申请所保护的范围。

Claims (9)

1.一种数码管驱动系统，其特征在于，包括电源模块、主控模块和数码管驱动模块，所述电源模块、主控模块和数码管驱动模块两两相互连接；

所述电源模块用于给主控模块和数码管驱动模块提供直流电压；

所述主控模块用于给数码管驱动模块下发控制指令；

所述数码管驱动模块用于驱动数码管，使数码管显示。

2.根据权利要求1所述的数码管驱动系统，其特征在于，所述电源模块包括第一稳压器和第二稳压器，所述第一稳压器的输入端连接直流电源，所述第一稳压器的输入端通过一电容接地，所述第一稳压器的输出端与第二稳压器的输入端连接，所述第二稳压器的输入端通过两并联电容接地，所述第二稳压器的输出端通过两并联电容接地。

3.根据权利要求2所述的数码管驱动系统，其特征在于，还包括电源连接端子，所述电源连接端子的输出端与第一稳压器的输入端连接。

4.根据权利要求2所述的数码管驱动系统，其特征在于，所述主控模块包括主控芯片，所述主控芯片的第2引脚与第二稳压器的输出端连接，所述主控芯片的第3引脚通过一电阻与第二稳压器的输出端连接。

5.根据权利要求1所述的数码管驱动系统，其特征在于，还包括使能控制电路，所述使能控制电路包括使能开关，所述使能开关的一端接地，所述使能开关的另一端通过一电阻与主控芯片的第3引脚连接。

6.根据权利要求5所述的数码管驱动系统，其特征在于，所述数码管驱动模块包括第一译码器、第二译码器、移位寄存器和数码管芯片，所述第一译码器、第二译码器和移位寄存器分别与数码管芯片连接。

7.根据权利要求6所述的数码管驱动系统，其特征在于，所述第一译码器的使能端及信号输入端与主控芯片连接，所述第一译码器的输出端与数码管芯片连接。

8.根据权利要求6所述的数码管驱动系统，其特征在于，所述第二译码器的使能端及信号输入端与主控芯片连接，所述第二译码器的信号输出端与数码管芯片连接。

9.根据权利要求6所述的数码管驱动系统，其特征在于，所述移位寄存器的信号输入端与主控芯片连接，所述移位寄存器的信号输出端与数码管芯片连接。