CS218993B1 - Zapojeni pro indikaci průchodu signálů - Google Patents
Zapojeni pro indikaci průchodu signálů Download PDFInfo
- Publication number
- CS218993B1 CS218993B1 CS150481A CS150481A CS218993B1 CS 218993 B1 CS218993 B1 CS 218993B1 CS 150481 A CS150481 A CS 150481A CS 150481 A CS150481 A CS 150481A CS 218993 B1 CS218993 B1 CS 218993B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- circuit
- input
- time
- output
- terminal
- Prior art date
Links
Landscapes
- Electronic Switches (AREA)
Abstract
Vynález se týká problematiky kontroly časových relací signálů, přecházejících logickými! obvody jednoúčelových řídicích automatů. .Podstata vynálezu spočívá ve spojení obvodů do logické sítě, která kontroluje, zda žádaný signál přišel v časovém intervalu oĎekávaného příchodu, příp. indikuje poruchový stav. Jedná se o spojení časového obvodu, kombinačního obvodu, paměťového obvodu, hraidlá, popř. předřadného časového členu. Zapojení podle vynálezu se uplatňuje při konstrukci řídicích automatů z důvodů zvý šených nároků na spolehlivost a dodržení časových relací působení signálů.
Description
Vynález se týká zapojení pro indikaci průchodu signálu a řeší kontrolu časových relací působení signálů v soustavách auto^ matického řízení.
V soustavách, jednoúčelového automatického řízení s pevnými spoji, zejména v asynchronních automatech, se řeší časové trvání signálů časovými obvody, s případnou kombinací s paměťovými obvody. Nevýhodou je nestabilní časové působení, které při překr-Očení mezních podmínek vede k chybám toku signálů a poruchám v soustavě řízení.
Tyto nevýhody odstraňuje zapojení pro indikaci průchodu signálů, jehož podstata spočívá v tomi, že první svorka je spojena jednak se1 vstupem časového obvodu a· jednak s prvním vstupem kombinačního obvodu, druhá svorka je spojena s druhým vstupem kombinačního obvodu, jehož výstup je spojen, se záznamovým vstupem paměťového obvodu, výstup tohoto paměťového' obvodu je spojein s řídicím vstupem hradla, vstup tohoto hradla je spojen s výstupem časového obvodu, výstup tohoto hradla je spojen -s výstupem zapojení.
Se vstupem časového obvodu je první svorka spojena přes předřadný časový člen tak, že tato první svorka je- spojena se vstupem tohoto předřadného časového členu, výstup předřadného časového členu je spojen se -vstupem časového obvodu, přičemž první vstup kombinačního obvodu je spojem s výstupem tohoto předřadného časového členu.
První svorka je spojena s mazacím vstupem' paměťového obvodu.
Předností zapojení pro indikaci průchodu signálů podle vynálezu je kontrola časových relací signálů spojená s indikací chybového stavu, dosahovaná porovnáním příchodu signálu na druhou svorku vzhledem du tohoto signálu realizovaném, signálem na první svorce, popř. výstupu předřadného časového členu. Výsledkem je zvýšení spolehlivosti a indikace chybového stavu, která může být spojená se samokcrekcí řídicího’ automat u.
(Zapojení pra Indikaci průchodu signálů podle vynálezu je v příkladném provedení znázorněno na výkresu, kde obr. 1 znázorňuje základní zapojení, a obr. 2 znázorňuje zapojení s předřadným časovým členem.
Na1 obr. 1 je první svorka Si spojena jednak se vstupem ti časového obvodu Ti a jednak s prvními vstupem ki kombinačního obvodu K. Druhá svorka S2 Je spojena s druhým vstupem k2 kombinačního obvodu K, jehož výstup je spojen se záznamovými vstupem pi paměťového obvodu P, výstup tohoto paměťového obvodu je spojen s řídicím1 vstupem κ hradla H. Vstup h hradla H je spojen s výstupem časového obvodu Ti a výstup tohoto hradla H je spojen s výstupem X zapojení.
Na1 obr. 2 je se vstupem ti časového obvodu Ti první svorka Si spojena přes předradřadný časový člen To tak, že tato první svoírka Si je spojena se vstupem to předřadnéhiů časového členu To, výstup předřadného časového členu To je spojen se vstupem ti časového obvodu Ti, přičemž první vstup ki kombinačního obvodu K je spojen s výstupem tohoto předřadného členu To.
První svůrka Si je spojena s mazacím’ vstupem P2 paměťového obvodu P.
Jako časový obvod Ti se rozumí takový ldgícký obvod, kde týlová hrana signálu zvolené logické úrovně přivedeného na vstup ti způsobuje vybuzení signálu zvolené logické úrovně na výstupu tohoto obvo^ du Ti, trvajícího po dobu časového úseku konečné konstantní délky.
Hradlem H se rozumí takový logický obvod, kde signál zvolené logické úrdvně přivedený na řídicí vstup κ tohoto hradla uzavírá průchod signálu ze vstupu h na výstup tohoto hradla· H.
jako kombinační obvod K se rozumí obvod s funkoí logického součinu.
Jako paměťový obvod P se rozumí paměťový prvek, nalpř. RS paměť.
Předřadný časový člen To je obdobný časovémtu obvodu Ti s tím, že časový úsek, «trvání signálu na výstupu tohoto časového členu To je řádově delší oproti časovému obvodu Ti.
Funkce zapojení k indikaci průchodu signálu podle vynálezu v příkladném provedení podle obr. 1 je taková, že ve výchozími stavu jsou na svorkách Si, S2 signály nulové logické úrovně.
Přivedením signálu jedničkové logické úrovně na první svorku Si, trvajícího- po dobu předem stanoveného časového intervalu Δ T, se určuje doba očekávaného příchodu signálu na druhou svorku S2. Týlová hranai tohoto signálu na konci časového intervalu ΔΤ způsobuje vybuzení časového obvodu Ti, na výstupu tohoto časového obvodu Ti vzniká signál, trvající po dobu časového úseku At konečné délky. Tento signál přechází na vstup h hradla H.
Pokud přišel signál na druhou svorku S2 během časového intervalu ΔΤ, vyhodnocuje kombinační obvod K logický součin signálů na vstupech ki, kž. Vzniklý signál přechází z výstupu kombinačního obvodu K na záznamový vstup pi paměťového obvodu P a způsobuje vybuzení signálu na jeho výstupu. Vzniklý signál přechází z výstupu paměťového obvodu P na řídicí vstup κ hradla a, uzavírá průchod signálu ze vstupu h nai výstup X zapojení.
V opačném případě, tj. když signál na druhou svdrkiu S2 v časovém intervalu Δ T očekávaného příchodu nepřijde, hradlo H zůstává v otevřeném stavu a signál z výstupu časového obvodu Ti projde na výstup X zapojení a indikuje poruchový stav.
Je zřejmé, že působení signálu na záznamovém! vstupu pi paměťového obvodu P končí v časovém okamžiku konce časové218 ho intervalu Δ T, signál z výstupu časového obvodu Ti buď projde a trvá po dobu Δ t, anebo neprojde. Doba trvání prošlého signálu na výstup X zapojení je přesně Δ t, a není ochuzena' případnou kolizí signálů na svorkách Si, S2 v časovém okolí týlové hrany signálu na první svorce Si.
Vliv předřadného' časového členu To podle obr. 2 na shora uvedenou funkci zapojení podle obr. 1 je takový, že tento časový předřadný člen To přímo určuje časový interval Δ T, tak, že signál přivedený n-a1 první svorku Si vybudí na výstupu tohoto časového* členu signálu, trvající po dobu časového intervalu Δ T.
Pokud je buzení předřadného časového
Claims (2)
- PftEDMĚT1. Zapojení pro indikaci průchodu signálů vyznačené tím že první svorka (Si) je Spojena jednak se vstupem (tij časového obvodu (Ti) jednak s prvním vstupem (ki) kombinačního obvodu (K), druhá svorka (S2) je spojena s druhým vstupem (kž) kombinačního obvodu (K), jehož výstup je spojen se záznamovým vstupem (pi) paměťového obvodu (P), výstup tohoto paměťového obvodu je spojen s řídicím vstupem (^) hradla S(H), vstup (h) tohoto hradla (HJ je spojen s výstupem časového obvodu (Ti),9 3 členu To řešeno od týlové hrany signálu na první svorce Si, způsobuje tento signál po dobu svého působení vymazání předchozího stavu paměťového obvodu P a následně zmíněnou týlovou hranolu vybuzení tohoto předřadného časového členu To. Výhodou je nastavování časového intervalu Δ T očekávaného příchodu signálu na druhou svorku S2 přímo velikostí časového intervalu Δ T, příímlo na tomto časovém členu.Zapojení k indikaci průchodu signálů pokále vynálezu se uplatňuje při konstrukci řídicích autctoatů ve výrobních linkách tam, kde z důvodu zvýšených požadavků na spolehlivoist nutno kontrolovat časové relacě působení signálů.VYNÁLEZU výstup tohoto hradla (H) je spojen s výstupem (X) zapojení..2. Zapojení podle bodu 1, vyznačené tím, že první svorka (Si) je spojena se vstupem (to) předřadného časového členu (To), výstup předřadného časového členu (To) je spojen se vstupem (ti) časového obvodu (Ti), přičemž první vstup (ki) kombinačního obvodu (K) je spojen s výstupem předřadnéhio časového členu (To).3. Zapojení podle bodu 1, vyznačené tím, že první svorka (Si) je spojena s mazacím vstupem (p2) paměťového obvodu (P).
- 2 Ušty výkresů
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS150481A CS218993B1 (cs) | 1981-03-03 | 1981-03-03 | Zapojeni pro indikaci průchodu signálů |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS150481A CS218993B1 (cs) | 1981-03-03 | 1981-03-03 | Zapojeni pro indikaci průchodu signálů |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS218993B1 true CS218993B1 (cs) | 1983-02-25 |
Family
ID=5349602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS150481A CS218993B1 (cs) | 1981-03-03 | 1981-03-03 | Zapojeni pro indikaci průchodu signálů |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS218993B1 (cs) |
-
1981
- 1981-03-03 CS CS150481A patent/CS218993B1/cs unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6191608B1 (en) | Techniques for programming programmable logic array devices | |
| US6466063B2 (en) | Push-pull output buffer with gate voltage feedback loop | |
| EP0647028A2 (en) | Latch controlled output driver | |
| US4414637A (en) | Adjustable clock system having a dynamically selectable clock period | |
| KR920001325B1 (ko) | 메모리 소자내의 센스 앰프 드라이버 | |
| EP0191842A1 (en) | SUPPORT CIRCUIT FOR A DATA BUS IN A DATA PROCESSING SYSTEM. | |
| JP4780840B2 (ja) | 過剰電圧除去検知機能を備えた過剰電圧保護回路 | |
| US4186379A (en) | High-speed data transfer apparatus | |
| JP3567601B2 (ja) | 入出力バッファ回路及び出力バッファ回路 | |
| CS218993B1 (cs) | Zapojeni pro indikaci průchodu signálů | |
| KR100882117B1 (ko) | 온 다이 터미네이션 회로 | |
| KR100702838B1 (ko) | 반도체 장치에서의 임피던스 콘트롤러블 출력 구동회로 및그에 따른 임피던스 콘트롤 방법 | |
| US4941126A (en) | Weak/strong bus driver | |
| JP3763081B2 (ja) | 入力バッファ | |
| KR100276563B1 (ko) | 출력버퍼회로 | |
| KR950014086B1 (ko) | 반도체 메모리 소자의 데이타 출력장치 | |
| US5886947A (en) | Semiconductor memory device with shared data input/output line | |
| US5636165A (en) | Apparatus for and method of facilitating proper data transfer between two or more digital memory elements | |
| US4920511A (en) | Data port selection | |
| KR100310880B1 (ko) | 동기지연회로 | |
| JPH02134923A (ja) | 半導体集積回路 | |
| EP0308294A2 (en) | Noise-resistant arbiter circuit | |
| US6522181B1 (en) | Semiconductor memory apparatus which can easily attain reduction of access time | |
| RU1781648C (ru) | Устройство дл контрол печатных логических блоков | |
| JPH05243930A (ja) | フラッシュ可能遅延線 |