CS213758B1

CS213758B1 - Counter state evaluation circuitry

Info

Publication number: CS213758B1
Application number: CS742979A
Authority: CS
Inventors: Karel Bocek; Ervin Tomanek
Original assignee: Karel Bocek; Ervin Tomanek
Priority date: 1979-11-01
Filing date: 1979-11-01
Publication date: 1982-04-09

Description

Vynález se týká zapojení pro vyhodnocování stavu čítače, zejména v oblasti číslicových řídicích automatů.The invention relates to circuitry for evaluating the state of a counter, in particular in the field of digital controllers.

Jsou známá zapojení s předvolbou jednak počátečního stavu čítače, jednak s předvolbou koncového stavu čítače. Při požadavcích na plynulost se tato předvolba realizuje • / známým zapojením pomocí vícenásobných vícepolohových přepínačů, označovaných například jako řadiče.Connections with a preset counter start state and a preset counter end state are known. In case of fluency requirements, this preselection is realized by / known connections using multiple multi-position switches, for example referred to as controllers.

U zapojení s předvolbou počátečního stavu čítače se stav zaplnění indikuje stejně jako přenos do dalšího, vyššího řádu. V zapojeních číslicových řídicích automatů, například pro odměřování jednorozměrných veličin bývá čas vyhrazený pro toto odměřování omezený dalšími podmínkami práce tohoto automatu. Tak například projde-li mazací signál na mazací vstup před dosažením stavu čítače, a byl-li již poslední stupeň během čítání již vybuzen, vzniká přenos do dalšího, vyššího řádu, stejný jako při dočítání do stavu zaplnění.In a wiring with a preset counter initial state, the full state is indicated as well as the transmission to the next higher order. In the wiring of digital controllers, for example for measuring one-dimensional quantities, the time reserved for this measuring is limited by other operating conditions of the controller. For example, if the lubrication signal passes to the lubrication input before the counter state has been reached, and if the last stage has already been energized during the counting, the transmission to the next higher order occurs, the same as when adding to the full state.

Nevýhodou těchto známých zapojení je tady vada spočívající v nerozlišení skutečného vyhodnocení stavu dočítání od falešného vyhodnocení tohoto stavu způsobeného nulováním již posledního vybuzeného stupně během čítání.The disadvantage of these known connections is the defect in not distinguishing the actual reading of the reading state from the false evaluation of this state caused by resetting the last excited stage during the reading.

758758

213 758213 758

Tyto nevýhody řeží zapojení provyhodnocování stavu čítače podle vynálezu, jehož podstata spočívá v tom, že výstup posledního stupně tohoto čítače je spojen Se vstupem koncového obvodu, jehož výstup je spojen se vstupem hradla, a řídicí vstup tohoto hradla je spojen s mazacím vedením, přičemž výstup tohoto hradla je spojen s výstupem tohoto zapojeni.These disadvantages are solved by the counter state evaluation circuit according to the invention, which is characterized in that the output of the last stage of the counter is connected to the input of an end circuit whose output is connected to the gate input and the control input of this gate is connected to the lubrication line. This gate is connected to the output of this circuit.

Výstup konoového obvodu je spojen s dalším mazacím vstupem prvního stupně tohoto čítače.The output of the cono circuit is connected to another lubrication input of the first stage of this counter.

Předností zapojení pro vyhodnocování stavu čítače podle vynálezu je bezpečné rozlišení skutečného vyhodnocení při zaplnění stavu čítače od falešného vyhodnocení způsobeného mazáním čítače, když předtím již byl poslední stupeň ve stavu vybuzení.The advantage of the counter state evaluation circuit according to the invention is to safely distinguish the actual state of the counter state from the false state caused by the counter lubrication when the last stage was already in the excited state.

Předností je dále i zablokování tohoto čítače po dobu časového trvání signálu vyhodnocení na výstupu koncového obvodu popřípadě na výstupu tohoto zapojení.Another advantage is the blocking of this counter for the duration of the evaluation signal at the output of the terminal circuit or at the output of this circuit.

Zapojení pro vyhodnocování stavu čítače podle vynálezu je v příkladném provedení znázorněno na výkrese, kde na obr. 1 je znázorněn základní princip tohoto zapojení, a na obr. 2 je znázorněno další provedení tohoto zapojení.The circuitry for evaluating the state of the counter according to the invention is shown in the drawing in an exemplary embodiment, in which Fig. 1 shows the basic principle of this circuit, and Fig. 2 shows another embodiment of the circuit.

Na obr. 1 je znázorněn čítač složený z prvního stupně obsahujícího čitací vstup bp nastavovací vstup np mazací vstup spojený s mazacím vedením M, z druhého stupně Bg obsahujícího čítači vstup bg spojený s výstupem prvního stupně B^, nastavovací vstup n₂, mazací vstup m₂ spojený s mazacím vedením M, z třetího stupně obsahujícího čítači vstup bj spojený s výstupem druhého stupně Bg, nastavovací vstup n^,' mazací vstup m^ spojený s mazacím vedením M, atd., z předposledního stupně obsahujícího čítači vstup spojený s výstupem předchozího stupně, nastavovací vstup n^_wl, mazací vstup spojený s mazacím vedením M, z posledního stupně B^ obsahujícího čítači vstup b^ spojený s výstupem předposledního stupně B^__lt nastavovací vstup n^, mazací vstup m^ spojený s mazacím vedením M.FIG. 1 shows a counter composed of a first stage comprising a counting input bp an adjusting input np a lubricating input associated with a lubrication line M, a second stage Bg comprising a counting input bg connected to an output of a first stage B ^, a setting input n ₂ , a lubricating input m ₂ connected to the lubrication line M, from the third stage comprising the counter input bj connected to the output of the second stage Bg, the setting input n ^, the lubrication input m ^ connected to the lubrication line M, etc. from the penultimate stage containing the counter input connected to the output of the previous stage, setting input n ^ _wl , lubrication input associated with lubrication line M, from the last stage B ^ comprising a counter input b ^ connected to the output of the penultimate stage B ^ _ _lt adjustment input n ^, lubrication input m ^ connected to lubrication line M.

Výstup posledního stupně Bjj. jé spojen se vstupem t koncového obvodu T jehož výstup je spojen se vstupem h hradla H a řídicí vstup 9C tohoto hradla je spojen s mazacím vedením Jí, přičemž výstup tohoto hradla je spojen s výstupem JC zapojení.Output of the last stage Bjj. is connected to the input t of the terminal circuit T, the output of which is connected to the input h of the gate H and the control input 9C of the gate is connected to the lubrication line J1, the output of this gate being connected to the output JC of the circuit.

Na obr. 2 je výstup koncového obvodu T dále spojen s dalším mazacím vstupem m_Qprvního stupně Bj čítače.In FIG. 2, the output of the terminal circuit T is further coupled to a further lubrication input m _{Q of the} first counter stage Bj.

Jednotlivé stupně, Bp Bg, B^,..., B^ čítače představují klopné obvody v čítačovém zapojení, překlápěné impulsně změnou logické úrovně na čítacim vstupu bp bg, bj»···» t>k-l». ^k* ’ ⁿk-l’ ⁿk ^se PřeklápějíThe individual stages, Bp Bg, B ^, ..., B ^ of the counters represent flip-flops in the counter circuit, flipped by a pulse change of the logic level at the counting input bp bg, bj »···» t> kl ». ^ k * ^'n k-L' ⁿ to ^be tilted

Přivedením signálu na nastavovací vstupy np n₂, n^, tyto jednotlivé stupně do vybuzeného stavu, a přivedením signálu na mazací vstupy mp m_g> m^,..., m^p se překlápějí tyto jednotlivé stupně do vynulovaného stavu. Jé zřejmé, že přivedením signálu ne mazací vedení M se překlápějí do vynulovaného stavuBy applying a signal to the setting inputs np n ₂ , n ^, these individual stages are energized, and by applying a signal to the lubrication inputs mp m _g> m ^, ..., m ^ p, these individual stages are swung to the zero state. It will be appreciated that by applying a signal to the lubrication lines M, they are tipped to the reset state

213 758 všechny stupně čítače.213 758 all counter stages.

Přenos signálu z jednotlivého stupně na další stupeň se děje změnou logické úrovně signálu na výstupu tohoto jednotlivého stupně.Signal transmission from one stage to the next stage is done by changing the logical level of the signal at the output of that single stage.

Jako koncový obvod T se uvažuje impulsní časový obvod, buzený změnou logické úrovně signálu na vstupu £ tak, že na výstupu tohoto' obvodu vzniká hladinový signál konečného časového trvání.The terminal circuit T is considered to be a pulse time circuit, driven by a change in the logical level of the signal at the input 6 so that a final signal of a finite time duration is produced at the output of this circuit.

Jako hradlo g se uvažuje takový logický obvod, kde signál zvolené logické úrovně na řídicím vstupu uzavírá průchod signálu ze vstupu h na výstup H tohoto hradla.The gate g is considered to be a logic circuit where the signal of the selected logic level at the control input closes the passage of the signal from the input h to the output H of the gate.

Funkce zapojení pro vyhodnocování stavu čítače podle vynálezu je takové, že při zaplnění stavu tohoto čítače vzniká na výstupu koncového obvodu T signál, který přechází přes hradlo H na výstup X zapojení a představuje signál dočítání čítače, použitelný k dalším logickým operacím v číslicovém automatu, například v oblasti odměřování jednorozměrných veličin v technologickém procesu.The function of the counter for evaluating the state of the counter according to the invention is such that when the counter is filled, the output of the terminal circuit T produces a signal that passes through the gate H to the output X of the circuit and represents a counter reading signal usable for other logic operations in in the field of measuring one-dimensional quantities in the technological process.

Stav čítače při zaplnění vyjádřený kombinací dvouhodnotových bitů je v konkrétním případě:The state of the counter when full, expressed as a combination of two-valued bits, is in the specific case:

1 1 ... 1 11 ... 1

V časovém okamžiku příchodu dalšího Impulsu na čítačový vstup prvního stupně nastává přechod čítače do stavu:At the moment when the next Impulse arrives at the counter input of the first stage, the counter switches to the state:

0 0 ... 0 0 , spojený s přenosem do vyššího řádu. Tento přenos zachycuje koncový obvod T a vyhodnocuje jak již aříve uvedeno.0 0 ... 0 0, associated with higher order transmission. This transmission captures the terminal circuit T and evaluates as previously described.

V oblasti číslicových automatů pro řízení technologických procesů je čas pro načítávání omezen dalšími podmínkami. Nastávají situace nulování čítače před dosažením stavu zaplnění, například při dosažení stavu:In the area of digital controllers for technological process control, loading time is limited by other conditions. There are situations of resetting the counter before reaching the full state, for example when:

11. . .0111.. .01

Přijde-li v následném časovém okamžiku signál na mazací vedení M, způsobuje změna logické úrovně signálu na výstupu posledního stupně B_fc, popřípadě na vstupu t koncového obvodu T z logické jedničky na logickou nulu vybuzení signálu na výstupu tohoto koncového obvodu Vzhledem k spojení řídicího vstupu 3C hradle H s mazacím vedením M uzavírá však mazací signál hradlo g pro přechod tohoto falešně vybuzeného signálu na výstupu koncového obvodu T ze vstupu h hradla g na výstup tohoto hradla a dále na výstup X zapojení, čímž se dosahuje spolehlivého rozlišení skutečného zaplnění stavu čítače od falešného vybuzení signálu na výstupu koncového obvodu T způsobeného mazáním čítače před dosažením stavu tohoto zaplnění.If, at a subsequent point in time, a signal arrives at the lubrication line M, changing the logical level of the signal at the output of the last stage B _fc or the input t of the terminal T from logic one to logic zero 3C of the gate H with the lubrication line M, however, closes the gate g lubrication signal to transmit this false excited signal at the output of the terminal circuit T from the gate input h to the gate output g and further to the output X of connection. false excitation of the signal at the output of terminal circuit T caused by the counter lubrication before reaching the filling state.

Je zřejmé, že čas trvání mazacího signálu přivedeného na mazací vedení M je delší, nanejvýš rovný času trvání signálu na výstupu koncového obvodu T.Obviously, the duration of the lubrication signal applied to the lubrication line M is longer, at most equal to the duration of the signal at the output of the terminal circuit T.

Čítač podle obr. 1 může pracovat i jako čítač s předvolbou, a to s předvolbouThe counter of FIG. 1 can also operate as a preset counter with a preset

2Í3 758 počátečního stavu tak, že na nastavovací vstupy n^, ng, n^, ···, n^p n^ se přivede binární komplement čísla požadované předvolby, například přes známé vícenásobné vícepolohové přepínače. Tok signálů při vyhodnocování stavu čítače, popřípadě při předčasném mazání tohoto čítače je stejný jak uvedeno vpředu.23758, so that the binary complement of the desired preset number, for example via known multiple multi-position switches, is applied to the set inputs n ^, ng, n ^, ···, n ^ p n ^. The signal flow during the evaluation of the counter state or the premature deletion of this counter is the same as mentioned above.

Spojením výstupu koncového obvodu T s dalším mazacím vedením m_Q prvního stupně B.^ podle obr. 2 se dosahuje zablokování čítače po dobu trvání signálu na výstupu tohoto koncového obvodu, což má kladný vliv na spolehlivost funkce a stabilitu tohoto zapojeníBy connecting the output of the terminal circuit T to another lubrication line m _{Q of the} first stage B. According to FIG. 2, the counter is blocked for the duration of the signal at the output of this terminal circuit, which has a positive effect on the reliability and stability of this circuit.

Zapojení pro vyhodnocování stavu čítače podle vynáležu se uplatňuje ve zvláštních, případech řešení číslicových řídicích automatů, například při odměřování jednorozměrných veličin dráhy, času a podobně, zejména s požadavkem možnosti předvolby. Zcela konkrétní použití nachází při odměřování dráhy čítáním impulsů ve válcovnách.The circuitry for evaluating the state of the counter according to the invention is used in particular cases of solution of digital controllers, for example in measuring one-dimensional values of travel, time and the like, especially with the requirement of the possibility of preselection. It finds a very specific use in measuring the track by counting impulses in rolling mills.

Claims

1. A counter state evaluation circuit, characterized in that the output of the last stage (B ^) of this counter is connected to the input (t) of the terminal circuit (T) whose output is connected to the gate input (h) and the control the inlet (90) of this gate is connected to the lubrication line (M), the outlet of this gate being connected to the outlet (X) of this circuit.

Wiring according to claim 1, characterized in that the output of the terminal circuit (T) is connected to another lubrication input ( _mQ ) of the first stage (Bj) of this counter.