CS213758B1 - Zapojení pro vyhodnocování stavu čítače - Google Patents

Zapojení pro vyhodnocování stavu čítače Download PDF

Info

Publication number
CS213758B1
CS213758B1 CS742979A CS742979A CS213758B1 CS 213758 B1 CS213758 B1 CS 213758B1 CS 742979 A CS742979 A CS 742979A CS 742979 A CS742979 A CS 742979A CS 213758 B1 CS213758 B1 CS 213758B1
Authority
CS
Czechoslovakia
Prior art keywords
counter
input
output
circuit
state
Prior art date
Application number
CS742979A
Other languages
English (en)
Inventor
Karel Bocek
Ervin Tomanek
Original Assignee
Karel Bocek
Ervin Tomanek
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Karel Bocek, Ervin Tomanek filed Critical Karel Bocek
Priority to CS742979A priority Critical patent/CS213758B1/cs
Publication of CS213758B1 publication Critical patent/CS213758B1/cs

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

Vynález se týká zapojení pro vyhodnocování stavu čítače, zejména v oblasti číslicových řídicích automatů.
Jsou známá zapojení s předvolbou jednak počátečního stavu čítače, jednak s předvolbou koncového stavu čítače. Při požadavcích na plynulost se tato předvolba realizuje • / známým zapojením pomocí vícenásobných vícepolohových přepínačů, označovaných například jako řadiče.
U zapojení s předvolbou počátečního stavu čítače se stav zaplnění indikuje stejně jako přenos do dalšího, vyššího řádu. V zapojeních číslicových řídicích automatů, například pro odměřování jednorozměrných veličin bývá čas vyhrazený pro toto odměřování omezený dalšími podmínkami práce tohoto automatu. Tak například projde-li mazací signál na mazací vstup před dosažením stavu čítače, a byl-li již poslední stupeň během čítání již vybuzen, vzniká přenos do dalšího, vyššího řádu, stejný jako při dočítání do stavu zaplnění.
Nevýhodou těchto známých zapojení je tady vada spočívající v nerozlišení skutečného vyhodnocení stavu dočítání od falešného vyhodnocení tohoto stavu způsobeného nulováním již posledního vybuzeného stupně během čítání.
758
213 758
Tyto nevýhody řeží zapojení provyhodnocování stavu čítače podle vynálezu, jehož podstata spočívá v tom, že výstup posledního stupně tohoto čítače je spojen Se vstupem koncového obvodu, jehož výstup je spojen se vstupem hradla, a řídicí vstup tohoto hradla je spojen s mazacím vedením, přičemž výstup tohoto hradla je spojen s výstupem tohoto zapojeni.
Výstup konoového obvodu je spojen s dalším mazacím vstupem prvního stupně tohoto čítače.
Předností zapojení pro vyhodnocování stavu čítače podle vynálezu je bezpečné rozlišení skutečného vyhodnocení při zaplnění stavu čítače od falešného vyhodnocení způsobeného mazáním čítače, když předtím již byl poslední stupeň ve stavu vybuzení.
Předností je dále i zablokování tohoto čítače po dobu časového trvání signálu vyhodnocení na výstupu koncového obvodu popřípadě na výstupu tohoto zapojení.
Zapojení pro vyhodnocování stavu čítače podle vynálezu je v příkladném provedení znázorněno na výkrese, kde na obr. 1 je znázorněn základní princip tohoto zapojení, a na obr. 2 je znázorněno další provedení tohoto zapojení.
Na obr. 1 je znázorněn čítač složený z prvního stupně obsahujícího čitací vstup bp nastavovací vstup np mazací vstup spojený s mazacím vedením M, z druhého stupně Bg obsahujícího čítači vstup bg spojený s výstupem prvního stupně B^, nastavovací vstup n2, mazací vstup m2 spojený s mazacím vedením M, z třetího stupně obsahujícího čítači vstup bj spojený s výstupem druhého stupně Bg, nastavovací vstup n^,' mazací vstup m^ spojený s mazacím vedením M, atd., z předposledního stupně obsahujícího čítači vstup spojený s výstupem předchozího stupně, nastavovací vstup n^wl, mazací vstup spojený s mazacím vedením M, z posledního stupně B^ obsahujícího čítači vstup b^ spojený s výstupem předposledního stupně B^_lt nastavovací vstup n^, mazací vstup m^ spojený s mazacím vedením M.
Výstup posledního stupně Bjj. jé spojen se vstupem t koncového obvodu T jehož výstup je spojen se vstupem h hradla H a řídicí vstup 9C tohoto hradla je spojen s mazacím vedením Jí, přičemž výstup tohoto hradla je spojen s výstupem JC zapojení.
Na obr. 2 je výstup koncového obvodu T dále spojen s dalším mazacím vstupem mQ prvního stupně Bj čítače.
Jednotlivé stupně, Bp Bg, B^,..., B^ čítače představují klopné obvody v čítačovém zapojení, překlápěné impulsně změnou logické úrovně na čítacim vstupu bp bg, bj»···» t>k-l». ^k* ’ nk-l’ nk se Překlápějí
Přivedením signálu na nastavovací vstupy np n2, n^, tyto jednotlivé stupně do vybuzeného stavu, a přivedením signálu na mazací vstupy mp mg> m^,..., m^p se překlápějí tyto jednotlivé stupně do vynulovaného stavu. Jé zřejmé, že přivedením signálu ne mazací vedení M se překlápějí do vynulovaného stavu
213 758 všechny stupně čítače.
Přenos signálu z jednotlivého stupně na další stupeň se děje změnou logické úrovně signálu na výstupu tohoto jednotlivého stupně.
Jako koncový obvod T se uvažuje impulsní časový obvod, buzený změnou logické úrovně signálu na vstupu £ tak, že na výstupu tohoto' obvodu vzniká hladinový signál konečného časového trvání.
Jako hradlo g se uvažuje takový logický obvod, kde signál zvolené logické úrovně na řídicím vstupu uzavírá průchod signálu ze vstupu h na výstup H tohoto hradla.
Funkce zapojení pro vyhodnocování stavu čítače podle vynálezu je takové, že při zaplnění stavu tohoto čítače vzniká na výstupu koncového obvodu T signál, který přechází přes hradlo H na výstup X zapojení a představuje signál dočítání čítače, použitelný k dalším logickým operacím v číslicovém automatu, například v oblasti odměřování jednorozměrných veličin v technologickém procesu.
Stav čítače při zaplnění vyjádřený kombinací dvouhodnotových bitů je v konkrétním případě:
1 1 ... 1 1
V časovém okamžiku příchodu dalšího Impulsu na čítačový vstup prvního stupně nastává přechod čítače do stavu:
0 0 ... 0 0 , spojený s přenosem do vyššího řádu. Tento přenos zachycuje koncový obvod T a vyhodnocuje jak již aříve uvedeno.
V oblasti číslicových automatů pro řízení technologických procesů je čas pro načítávání omezen dalšími podmínkami. Nastávají situace nulování čítače před dosažením stavu zaplnění, například při dosažení stavu:
11. . .01
Přijde-li v následném časovém okamžiku signál na mazací vedení M, způsobuje změna logické úrovně signálu na výstupu posledního stupně Bfc, popřípadě na vstupu t koncového obvodu T z logické jedničky na logickou nulu vybuzení signálu na výstupu tohoto koncového obvodu Vzhledem k spojení řídicího vstupu 3C hradle H s mazacím vedením M uzavírá však mazací signál hradlo g pro přechod tohoto falešně vybuzeného signálu na výstupu koncového obvodu T ze vstupu h hradla g na výstup tohoto hradla a dále na výstup X zapojení, čímž se dosahuje spolehlivého rozlišení skutečného zaplnění stavu čítače od falešného vybuzení signálu na výstupu koncového obvodu T způsobeného mazáním čítače před dosažením stavu tohoto zaplnění.
Je zřejmé, že čas trvání mazacího signálu přivedeného na mazací vedení M je delší, nanejvýš rovný času trvání signálu na výstupu koncového obvodu T.
Čítač podle obr. 1 může pracovat i jako čítač s předvolbou, a to s předvolbou
2Í3 758 počátečního stavu tak, že na nastavovací vstupy n^, ng, n^, ···, n^p n^ se přivede binární komplement čísla požadované předvolby, například přes známé vícenásobné vícepolohové přepínače. Tok signálů při vyhodnocování stavu čítače, popřípadě při předčasném mazání tohoto čítače je stejný jak uvedeno vpředu.
Spojením výstupu koncového obvodu T s dalším mazacím vedením mQ prvního stupně B.^ podle obr. 2 se dosahuje zablokování čítače po dobu trvání signálu na výstupu tohoto koncového obvodu, což má kladný vliv na spolehlivost funkce a stabilitu tohoto zapojení
Zapojení pro vyhodnocování stavu čítače podle vynáležu se uplatňuje ve zvláštních, případech řešení číslicových řídicích automatů, například při odměřování jednorozměrných veličin dráhy, času a podobně, zejména s požadavkem možnosti předvolby. Zcela konkrétní použití nachází při odměřování dráhy čítáním impulsů ve válcovnách.

Claims (2)

1. Zapojení pro vyhodnocování stavu čítače, vyznačené tím, že výstup posledního stupně (B^) tohoto čítače je spojen se vstupem (t) koncového obvodu (T), jehož výstup je spojen se vstupem (h) hradla (H), a řídicí vstup (9£) tohoto hradla je spojen s mazacím vedením (M), přičemž výstup tohoto hradla je epojen e výstupem (X) tohoto zapojení.
2. Zapojení podle bodu 1, vyznačené tím, že výstup koncového obvodu (T) je spojen s dalším mazacím vstupem (mQ) prvního stupně (Bj) tohoto čítače.
CS742979A 1979-11-01 1979-11-01 Zapojení pro vyhodnocování stavu čítače CS213758B1 (cs)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS742979A CS213758B1 (cs) 1979-11-01 1979-11-01 Zapojení pro vyhodnocování stavu čítače

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS742979A CS213758B1 (cs) 1979-11-01 1979-11-01 Zapojení pro vyhodnocování stavu čítače

Publications (1)

Publication Number Publication Date
CS213758B1 true CS213758B1 (cs) 1982-04-09

Family

ID=5423397

Family Applications (1)

Application Number Title Priority Date Filing Date
CS742979A CS213758B1 (cs) 1979-11-01 1979-11-01 Zapojení pro vyhodnocování stavu čítače

Country Status (1)

Country Link
CS (1) CS213758B1 (cs)

Similar Documents

Publication Publication Date Title
US5084667A (en) Nonvolatile nonlinear programmable electronic potentiometer
EP0198677B1 (en) Programmable logic storage element for programmable logic devices
JPS6331311A (ja) 可変インピ−ダンス駆動回路
CA1169953A (en) Drive circuit for a latching relay
US3279480A (en) Electronic coin totalizer
CS213758B1 (cs) Zapojení pro vyhodnocování stavu čítače
RU2235420C2 (ru) Способ и устройство для обеспечения работы многокаскадного счетчика с одним направлением счета
JP2578144B2 (ja) 並列データポート選択方法及び装置
KR870006726A (ko) 프로그램가능 논리 배열 회로
US3731275A (en) Digital switching network
EP0366680A1 (en) A nonvolatile nonlinear reprogrammable electronic potentiometer
US4644353A (en) Programmable interface
US6031887A (en) High-speed binary synchronous counter
SU1132369A2 (ru) Делитель импульсов
US4301504A (en) Input-output apparatus for a microprocessor
SU1275445A1 (ru) Устройство дл контрол мультиплексора
KR810002131B1 (ko) 자동판매기의 투입경화(投入硬貨)검출제어장치
SU1001174A1 (ru) Запоминающее устройство с самоконтролем
CS217865B1 (cs) Zapojení k měření časových, délkových nebo jiných jednorozměrných veličin
AU611675B2 (en) Method and apparatus for high accuracy measurement of vlsi components
SU915074A1 (ru) Устройство для сравнения чисел 2 1
EP0497504A2 (en) Attachment identifier for information processing system
SU524313A1 (ru) Селектор импульсов по длительности
SU1318994A1 (ru) Многоточечное устройство контрол
SU760454A1 (ru) СЧЕТНОЕ УСТРОЙСТВО с предварительной УСТАВКОЙ КОДА 1