CS213289B1

CS213289B1 - ^apojení pro čtení obsahu zápisníkové paměti

Info

Publication number: CS213289B1
Application number: CS37081A
Authority: CS
Inventors: Jiri Smisek
Original assignee: Jiri Smisek
Priority date: 1981-01-19
Filing date: 1981-01-19
Publication date: 1982-04-09

Abstract

Zapojení řeší možnost získání obsahu buňky zápisníkové paměti a registru podmínkového kódu bez použití instrukce výstupu. Řešení se dosahuje metodou přímého čtení signály z ovládacího panelu. Přitom se využívá pro přenos informace ze zápisníkové paměti adresníhe registru dat a následně adresní sběrnice, pro přenos informace z registru podmínkového kódu se využívá datové sběrnice. Zobrazení stavu obou sběrnic probíhá prostřednictvím displejů na ovládacím panelu.

Description

(54) ^apojení pro čtení obsahu zápisníkové paměti

213 289

Předmětem vynálezu je zapojení pro čtení obsahu zápisníkové paměti a registru podmínkového kódu u malého počítače.

V případě, že počítač provádí bezchybně instrukci zápis operandu do operační paměti, lze touto instrukcí vyvolat obsah libovolné buňky zápisníkové paměti nebo registru podmínkového kódu na datovou sbětnici, kde jej můžeme indikovat. Je-li navic k dispozici ladící program, může programátor snadno na konsolovém displeji nebo na tiskárně vypsat obsah věech bunkk zápisníkové paměti a podmínkový kód v libovolném místě probíhajícího programu. Podstatně obtížnější je situace při oživování instrukčního souboru nebo případ, ie nelze ladící program pro některou poruchu spustit popřípadě, že takový program není k dispozici. V prvním případě je problém při oživování instrukcí s konstantami, když ještě nefungují instrukce výstupu. V druhém případě je programátor nucen ladit program vícenásobnou inicializací instrukce zápisu do operační paměti, kterou zadává ze servisního panelu, čímž však poruší obsah čítače instrukcí. Tyto probiémy řeší metoda přímého čtení, V dosud známém zapojení tohoto typu se však požaduje, aby operační modul bezchybně přenášel výstup zápisníkové paměti na datovou sběrnici prostřednictvím datového vysílače, přičemž je nutné ny tuto sběrnici přepínat datové vstupy instrukčního registru, výstupy datového vysílače a výstupy vysílače registru podmínkového kódů.

Výhodnější řešení poskytuje zapojení pro Čteni obsahu zápisníkové paměti podle vynálezu, jehož podstatou je , že výstup zápisníkové paměti je spojen s datovým vstupem adresniho registru, jehož zapisovací vstup je spojer s výstupem prsního součtového členu, přičemž první vstup prvního součtového členu je spojen s druhým výstupem řadiče procesoru a druhý vstup prvního součtového členu je spojen s druhým výstupem ovládacího panelu, hradlovaci vstup prvního vysílače je spojen s výstupem druhého součtového členu, jehož první vstup je spojen se třetím výstupem řadiče procesoru a jehož druhý vstup je spojen s prvním výstupem ovládacího panelu a s druhým vstupem třetího součtového členu a hradlovaci vstup třetího vysílače je spojen s výstupem třetího součtového členu, jehož první vstup je zapojen na pátý výstup řadiče procesoru.

Výhodou tohoto zapojeni je možnost zapsat obsah zápisníkového registru pomocí signále z ovládacího panelu do adresniho registru, odkud se dá následným odhradlováním prvního vysilače vyslat na volnou adresní sběrnici obsah tohoto registru. Stav sběrnice je snímán na displeji adres ovládacího panelu. Současně se otvírá třetí vysílač, přes nějž se objeví obsah registru podmínkového kódu na datové sběfcnici, jejíž stav je indikován rovněž na ovládacím panelu. Přitom sé neporuší obsah čítače instrukcí a požadavek bezchybné funkce je kladen na minimální objem hardwaru procesoru.

Na výkrese je zapojeni podle vynálezu, kde je uvedeno vzájemné propojení jednotlivých bloků společně s jejich označením.

Adresní sběrnice 17 je spojena s výstupem 41 prvního vysílače 4 a se vstupem 82 ovládacího panelu 8. Datová sběrnice 18 je spojena se vstupem 21 instrukčního registru 2, s druhou svorkou 81 ovládacího panelu ÍJ, s výstupem 131 druhého vysílače 13 a s výstupem 151 třetího vysílače 15. Řídící sběrnice 19 je spojena s první svorkou 80 ovládacího panelu 8 a se svorkou 93 řadiče 9 procesoru 23. Výstup 22 instrukčního registru 2 je spojen s adresnlm vstupem

213 289 zápisníkové paměti £, jejíž výstup 11 je spojen se vstupem 50 operačního modulu 5 a s datovým vstupem 30 adresního registru 3. Výstup 31 adresního registru 3 je spojen s datovým vstupem 40 prvního vysílače 4, jehož hradlovací vstup 42 je spojen s výstupem 72 druhého součtového členu 7. Zapisovací vstup 32 adresního registru 3 je spojen s výstupem 62 prvního součtového členu 6, jehož první vstup 60 je spojen s druhým výstupem 91 řadiče 9 a jehož druhý vstup 61 je spojen s druhým výstupem 84 ovládacího panelu 8. První vstup 70 druhého součtového členu ]_ je spojen se třetím výstupem 92 řadiče 9 a druhý vstup 71 druhého součtového členu 7 je spojen s prvním výstupem 83 ovládacího panelu 8 a s druhým vstupem 161 třetího součtového členu 16. Prvni výstup 51 operačního modulu 5 je spojen s datovým vstupem 10 zápisníkové paměti Druhý výstup 52 operačního modulu 5 je spojen se vstupem 140 registru podmínkového kódu 14, jehož výstup 141 je spojen s datovým vstupem 150 třetího vysílače 15. Hradlovací vstup 152 třetího vysílače 15 je spojen s výstupem 162 třetího součtového členu 16, jehož první vstup 160 je spojen s pátým výstupem 95 řadiče 9. Třetí výstup 53 operačního modulu 5 je spejen s datovým vstupem 130 druhého vysílače 13, jehož hradlovací vstup 132 je spejen se čtvrtým výstupem 94 řadiče 9. První výstup 90 řadiče 9 je spojen s hodinovým vstupem 20 instrukčního registru 2. Funkce zapojení je následující: Při testováni instrukcí s konstantami přejde v rámci provedení dané instrukce řízení komunikační sběrnice 24 na ovládací panel 8 na základě žádosti z první svorky 80. Příslušný signál se snimá na svorku 93 řadiče 9 procesoru 23, který pak uvolni komunikační sběrnici 24. fiadič 9 se dostane do stavu, kdy vysílá aktivní signál z prvního výstupu 90 na hodinový vstup 20, který způsobí otevření instrukčního registru 2. Z druhé svorky 81 ovládacího panelu 8 je nyní možné zadat na volnou datovou sběrnici 18 adresu příslušné buňky zápisníkové paměti 1^, so kterým operovala testovaná instrukce. Potom aktivním signálem z druhého výstupu 84 ovládacího panelu 8 se přes první součtový člen 6 vyvolá zápis operandu z výstupu 11 do adresnlho registru 3. Po této operaci se přestane vysílat adresa zápisníkové paměti JL z druhé svorky 81 a aktivním signálem z prvního výstupu 83 se přes druhý součtový člen 7 odhradluje první vysílač 4 a obsah adresního registru 3 se objeví na adresní sběrnici 17, odkud se snímá na adresní displej ovládacího panelu 8 přes vstup 82. Současně se přes třetí součtový člen 16 odhradluje třetí vysílač 15, přes nějž projde obsah registru podmínkového kódu 14 na datovou sběrnici 18. Z ní se přes druhou svorku 81 indikuje na datovém displeji ovládacího panelu 8. Takto lze přečíst obsah libovolné buňky zápisníkové paměti Po těchto operacích uvolni ovládací panel 8 komunikační sběrnici 24 a procesor 23 provádí další instrukci programu. Potom je zapisovací vstup 32 adresního registru 3_, hradlovací vstup 42 prvního vysílače 4 a hradlovací vstup 152 třetího vysílače 15 ovládán přes součtové členy 6,2. a 16 z řadiče 9.

Možnost použití uvedeného zapojení je v procesoru malého počítače nebo minipočítače s popsanou vnitřní strukturou.

Claims

PŘEDMĚT VYNÁLEZU ř

1. Zapojení pro čtení obsahu zápisníkové paměti sestávajíc! z ovládacího panelu, ze zápisníkové paměti, z komunikační sběrnice a ze sběrnicových vysílačů vyznačující se tím, že výstup (11) zápisníkové paměti (1) je spojen s datovým vstupem (30) adresního registru (3), jehož zapisovací vstup (32) je spojen s výstupem (62) prvního součtového členu (6), přičemž první vstup (6) prvního součtového členu (6) je spojen s druhým výstupem (91) řadiče (9) procesoru (23) a druhý vstup (61) prvního součtového členu (6) je spojen s druhým výstupem (84) ovládacího panelu (8), hradlovací vstup (42) prvního vysílače (4) je spojen s výstupem (72) druhého součtového členu (7), jehož první vstup (70) je spojen se třetím výstupem (92) řadiče (9) procesoru (23) a jehož druhý vstup (71) je spojen s prvním výstupem (83) ovládacího panelu (8) a s druhým vstupem (161) třetího součtového členu (16) a hradlovací vstup (152) třetího vysilače (15) je spojen s výstupem (162) tře tího součtového členu (16), jehož první vstup (160) je zapojen na pátý výstup (95) řadiče (9) procesoru (23).
2. Zapojení podle bodu 1 vyznačující se tím, že adresní vstup (12) zápisníkové paměti (1) je spojen s výstupem (22) instrukčního registru (2), jehož datový vstup (21) je spojen s datovou sběrnici (18), na kterou je připojena druhá svorka (81) ovládacího panelu (8), na adresní sběrnici (17) je připojen vstup (82) ovládacího panelu (8) a na řídící sběrnici (19) je připojena první svorka (80) ovládacího panelu (8).