CS212116B1

CS212116B1 - Zapojeni pro převod kódované informace na šestnáctibitová slova

Info

Publication number: CS212116B1
Application number: CS663680A
Authority: CS
Inventors: Jan Vocetka
Original assignee: Jan Vocetka
Priority date: 1980-10-01
Filing date: 1980-10-01
Publication date: 1982-02-26

Abstract

Pomocí popisovaného zařízení lze přivádět informace vyjádřené na vstupu v příslušném kódu, obvykle KO I■- 7, na šestnáctibitový paralelní výstup, tj, šestnáctibitová slova. Obvykle se vyjadřují Šestnáctibitová slova v hexadecimálním tvaru pomocí čtyř znaků souboru 0 + 9, A, B, C, D, E, a F. Zařízení dekóduje takto vyjádřené slova, kije znaky souboru jsou uvedeny ve vhodném kódu, a převede na šestnáctibitový paralelní výstup. Současně zařízení řídí dodávání vstupních kódovaných slov podle potřeb přijímače šestnáctibitového paralelního výstupu.

Description

Vynález se týká zapojení, které umožňuje převod vstupní kódované informace na šestnáctibitová slova.

V současných elektronických systémech se stále Častěji vyskytují celky řízené šestnáctibitovými procesory. U větších systémů je výhodné při oživování, hledání závad i testování rozdělit je na menší Části a mít možnost na ně přivádět vstupní informace ve formě šestnáctibitových slov nezávisle na procesoru. U stávajících zařízení se obvykle vstupní informace pro výše uvedené úCely zadávaly ruCně prostřednictvím různých přípravků s tlačítky a přepínači. Takové zadávání je pracné a zdlouhavé, ani vlastní přípravky nejsou příliš spolehlivé a výrobně jednoduché.

Uvedené nevýhody odstraňuje zapojení pro převod kódované informace podle vynálezu, jehož podstatou je, že sestává z pěti vstupních bloků a to převodníku, dekodéru, bloku kontroly parity, generátoru posuvu a ovladače zdroje vstupní informace a dále z tří posuvných pamětí, čítače a bloku signalizace, přičemž zdroj čtyř bitů vstupní kódované informace je napojen na první vstup převodníku i na druhý vstup bloku kontroly parity, zatímco zdroj dalších vstupních bitů je připojen na vstup dekodéru i na třetí vstup bloku kontroly parity, zatímco zdroj signálu o platnosti vstupní informace je připojen na druhý vstup generátoru posuvu i na první vstup bloku kontroly parity a zdroj paritního bitu vstupní informace je zapojen na čtvrtý vstup bloku kontroly parity, přičemž první výstup dekodéru je připojen na druhý vstup převodníku a druhý výstup dekodéru na třetí vstup převodníku, jehož první výstup je připojen na první vstup první posuvné paměti a na přijímač šestnáctibitových slov, zatímco výstup první posuvné paměti je připojen na první vstup druhé posuvné paměti a a na přijímač šestnáctibitových slov, přičemž výstup druhé posuvné paměti je spojen s prvním vstupem třetí posuvné paměti a s přijímačem šestnáctibitových slov, zatímco výstup třetí posuvné paměti je také spojen s přijímačem šestnáctibitových slov, přičemž druhý vý^x stup převodníku je připojen na první vstup generátoru posuvu, jehož výstup je připojen postupně na druhé vstupy první, druhé a třetí posuvné paměti i na vstup čítače, jehož výstup je spojen s přijímačem šestnáctibitových slov, zatímco výstup bloku kontroly parity je spojen se vstupem bloku signalizace a současně s prvním vstupem ovladače zdroje vstupní informace, jehož druhý vstup je spojen se zdrojem žádosti o další šestnáctibitový slovo a na jehož výstup je připojen zdroj vstupních informací.

Dále popisované zapojení umožňuje připravit si potřebné vstupní informace na paměťovém médiu, například děrné pásce, a pomocí vstupního čtecího zařízení, například snímače děrné pásky automaticky vyslat libovolná šestnáctibitová slova předepsaná vstupními informacemi. Ve vstupních informacích je každé šestnáctibitové slovo vyjádřeno obvyklým způsobem hexadecimálně pomocí čtyř znaků, kterými mohou být číslice a velká písmena A, B, C, D,

E a F. Pro běžné použití bylo zvoleno vyjádření znaků v kódu KO I 7 se sudou paritou.

Vzhledem k řešení zapojení lze znaky vyjádřit v libovolném kódu s tím, že je nutno znova naprogramovat převodník a v případě neparitního kódu vyřadit blok pro její kontrolu. Další výhodou je, že ve vstupní informaci lze použit všechny znaky zvoleného kódu, přičemž zapojení reaguje jan na číslice a písmena A až F. Dále je budeme nazývat platnými znaky.

Řešeni podle vynálezu jest znázorněno na připojeném výkresu.

Platné znaky obsažené ve vstupní informaci jsou převáděny pomocí převodníku £ a dekodéru 2· Na vstup I1 jsou přivedeny ze zdroje 1001 první čtyři bity vstupní informace, další bity jsou přivedeny ze zdroje 1005 na vstup ži dekodéru 5., jehož výstup 51 je přiveden na vstup 12 a výstup 52 na vstup 13 převodníku J.. Na výstupu 14 převodníku i se objeví čtyřbitová informace odpovídající platnému znaku a současně na výstupu je impuls, který informuje o tom, že ve vstupní informaci je platný znak.

Tento impuls je společně se vstupní informací, která udává platnost vstupní informace na vstupech 11 a 53 a je přivedena ze zdroje 1006 signálu o platnosti vstupní informace na vstup 62 generátoru posuvu 6 a zpracována v tomto generátoru tak, že na výstupu 63 je vydán posuvový impuls při každém platném znaku. Těmito posuvovými impulsy zavedenými na vstupy 22, 22» 12 první, druhé a třetí posuvné paměti jsou postupně čtveřice bitů na výstupu 14 převodníku J. posouvány do první 2» druhé 2 ^a třetí 2 posuvné paměti. Pomoci čítače 2 je na výstupu 72 generován impuls v okamžiku, kdy po zpracování čtyř platných znaků vstupní informace je na výstupech £2, 22» 23 a 14 jim odpovídající šestnáctibitové slovo, přičemž všechny tyto výstupy jsou zapojeny na přijímač 1011 šestnáctibitových slov.

Vstupní informace jsou také zavedeny na vstupy jgj-» 22 ^a 63 bloku kontroly parity 8 společně s paritním bitem, který je přiveden ze zdroje 1008 paritního bitu vstupní informace na vstup 84 bloku kontroly parity 8. Informace o chybné paritě vstupní informace je z výstupu 85 tohoto bloku zavedena jak na blok 2 signalizace, tak na ovladač 10 zdroje vstupní informace. Tím se při chybné paritě zablokuje žádost o další přísun vstupních informací, tj. výstup 103 je zapojený na zdroj 1012 vstupních informací a chyba.se signalizuje.

Na vstup 102 ovladače 10 zdroje vstupní informace je zaveden zdroj 1010 žádosti o další šestnáctibitové slovo.

Vynálezu lze s výhodou využiti při oživování a testování elektronických zařízení zejména obsahujících šestnáctibitové procesory v oboru výpočetní techniky a automatizace.

Claims

PŘEDMĚT VYNÁLEZU

Zapojení pro převod kódované informace na šestnáctibitové slova vyznačené tím, že sestává z pěti vstupních bloků a to převodníku (1), dekodéru (5), bloku (8) kontroly parity, generátoru (6) posuvu a ovladače (10) zdroje vstupní informace a dále z tři posuvných paměti (2, 3, 4), čítače (7) a bloku (9) signalizace, přičemž zdroj (1001) čtyř bitů vstupní kódované informace jest napojen na první vstup (11) převodníku (1) i na druhý vstup (82).bloku (8) kontroly parity, zatímco zdroj (1005) dalších vstupních bitů je připojen na vstup (53) dekodéru (5) i na třetí vstup (83) bloku (8) kontroly parity, zatímco zdroj (1006) signálu o platnosti vstupní informace je připojen na druhý vstup (62) generátoru (6) posuvu i na první vstup (81) bloku (8) kontroly parity a zdroj (1008) paritního bitu vstupní informace je zapojen na čtvrtý vstup (84) bloku (8) kontroly parity, přičemž první výstup (51) dekodéru (5) je připojen na druhý vstup (12) převodníku (1) a druhý výstup (52) dekodéru (5) na třetí vstup (13) převodníku (1), jehož první výstup (14) je připojen na první vstup (21) první posuvné paměti (2) a na přijímač (1011) šestnáctibitových slov, zatímco výstup (23) první posuvné paměti (2) je připojen na první vstup (31) druhé posuvné paměti (3) a na přijímač (1011) šestnáctibitových slov, přičemž výstup (33) druhé posuvné paměti (3) je spojen s prvním vstupem (41) třetí posuvné paměti (4) a s přijímačem (1011) šestnáctibitových slov, zatímco výstup (43) třetí posuvné paměti (4)je také spojen s přijímačem (1011) šestnáctibitových slov, zatímco druhý výstup (15) převodníku (1) je připojen ne první vstup (61) generátoru (6) posuvu, jehož výstup (63) je připojen postupně na druhý vstup (22, 32, 42) první, druhé a třetí posuvné paměti (2, 3, 4) i na vst.up (71) čítače (7) , jehož výstup (72) je spojen s přijímačem (1011) šestnáctibitových slov, přičemž výstup (85) bloku (8) kontroly parity je spojen se vstupem (91) bloku (9) signalizace a současně s prvním vstupem (101) ovladače (10) zdroje vstupní informace, jehož druhý vstup (102) je spojen se zdrojem (1010) žádosti o další šestnáctibitové slovo a na jehož výstup (103) je připojen zdroj (1012) vstupních informací.