CS211762B1

CS211762B1 - Wiring to separate line and frame synchronization impulses from a TV sync mix

Info

Publication number: CS211762B1
Application number: CS60480A
Authority: CS
Inventors: Jan Spunda
Original assignee: Jan Spunda
Priority date: 1980-01-29
Filing date: 1980-01-29
Publication date: 1982-02-26

Abstract

Účelem vynálezu je zvýšit spolehlivost oddělováni řádkových a snímkových synchronizačních impulsů určených k řízení číslicové části televizních okruhů při současném zjednodušení návaznosti na číslicové integrované obvody. Podstatou zapojení je, že vstupní svorka zapojení je spojena s datovým vstupem klopného obvodu typu D a se vstupy prvního a druhého monostabilního klopného obvodu. Výstup prvního monostabilního klopného obvodu je spojen s hodinovým vstupem klopného obvodu typu I), jehož výstup je spojen s první výstupní svorkou zapojení. Druhá výstupní evorka zapojení je připojena k výstupu druhého monostabilního klopného obvodu. Oddělování řádkových synchronizačních impulsů se děje druhým monostabilníra klopným obvodem spouštěným synchronizační směsí, přičemž k oddělování snímkových impulsů dochází v klopném obvodu typu D, do něhož je po skončení řádkového synchronizačního impulsu zapisována okamžitá úroveň synchronizační směsi. K tomuto zápisu se užívá impuls zpožděný prvním monostabilním klopným .obvodem.The purpose of the invention is to increase the reliability of separating line and frame synchronization pulses intended for controlling the digital part of television circuits while simplifying the connection to digital integrated circuits. The essence of the connection is that the input terminal of the connection is connected to the data input of the D-type flip-flop and to the inputs of the first and second monostable flip-flops. The output of the first monostable flip-flop is connected to the clock input of the I-type flip-flop, the output of which is connected to the first output terminal of the connection. The second output terminal of the connection is connected to the output of the second monostable flip-flop. The line synchronization pulses are separated by the second monostable flip-flop triggered by the synchronization mixture, while the frame pulses are separated in the D-type flip-flop, into which the instantaneous level of the synchronization mixture is written after the end of the line synchronization pulse. A pulse delayed by the first monostable flip-flop is used for this writing.

Description

Vynález se týká zapojení k oddělování řádkových a snímkových synchronizačních impulsů z televizní synchronizační směsi zejména pro zajištění návaznosti číslicových obvodů na televizní okruhy, např. pro účely technické i lékařské diagnostiky, biologie apod.The invention relates to circuitry for separating line and frame synchronization pulses from a television synchronization mixture, in particular for ensuring the connection of digital circuits to television circuits, for example for technical and medical diagnostics, biology and the like.

Dosud známá zapojení užívají k oddělení řádkových a snímkových synchronizačních impulsů ze synchronizační směsi derivační a integrační členy ve spojení s transistorovými tvarovači. Nevýhodou těchto zapojení je obtížnější slučitelnost s logickými integrovanými obvody a nízká odolnost proti impulsnímu rušení, které se vyskytuje např. u televizních kamer užívajících jednoduchá zařízení pro dálkové nastavení objektivu pomocí elektromotorů.The prior art circuitry uses differentiating and integrating elements in conjunction with transistor formers to separate the line and image sync pulses from the sync mixture. The disadvantages of these connections are the more difficult compatibility with logic ICs and the low immunity to pulse interference, which occurs, for example, in television cameras using simple devices for remote lens adjustment by electric motors.

U integrované verse oddělovače přistupuje k nevýhodám i nízká reprodukovatelnost výsledků při opakovaném použití obvodu.With the integrated version of the separator, the disadvantage is the low reproducibility of the results when the circuit is reused.

Výše uvedené nedostatky dosud známých zapojení k oddělování řádkových a snímkových synchronizačních impulsů jsou překonány zapojením podle vynálezu, jehož podstata spočívá v tom, že vstupní svorka zapojení je spojena se vstupy prvního a druhého monostabilního klopného obvodu a s datovým vstupem klopného obvodu typu D. Výstup prvního monostabilního klopného obvodu je spojen s hodinovým vstupem klopného obvodu typu D, jehož výstup je spojen s první výstupní svorkou zapojení pro výstup snímkových synchronizačních impulsů. Výstup druhého monostabilního klopného obvodu je připojen ke druhé výstupní svorce zapojení pro výstup řádkových synchronizačních impulsů.The aforementioned drawbacks of the prior art circuitry for separating line and frame sync pulses are overcome by the circuitry of the present invention, wherein the circuit input terminal is coupled to the inputs of the first and second monostable flip-flops and the D-type flip-flop data input. the flip-flop is connected to the clock input of the D-flip-flop, the output of which is connected to the first output terminal of the wiring for output of the frame sync pulses. The output of the second monostable flip-flop is connected to the second output terminal of the line sync pulse output.

Použitím zapojení podle vynálezu se dosáhne spolehlivější činnosti oddělovače řádkových a snímkových synchronizačních impulsů a zjednodušení návaznosti na číslicové obvody. Vyšší spolehlivost činnosti zapojení vyplývá z toho, že časová okna, v nichž se mohou rušivé impulsy uplatnit, jsou úzká. Zjednodušení návaznosti a snadná realizovatelnost zapojení jsou zřejmé při použití integrovaných klopných obvodů, kdy se dosahuje plné slučitelnosti s integrovanými obvody zvolené řady, např. TTL. Použitím zapojení podle vynálezu se dále docílí oproti dosud známým zapojením nového účinku spočívajícího v tom, že oddělené řádkové synchronizační impulsy již neobsahují vyrovnávací a udržovací impulsy s poloviční délkou periody oproti řádkovým.By using the circuitry according to the invention, a more reliable operation of the line and image synchronization pulses separator is achieved and the traceability to the digital circuits is simplified. Higher reliability of wiring operation results from the fact that time windows in which interfering pulses can be applied are narrow. Simplification of traceability and easy feasibility of wiring are evident when using integrated flip-flops where full compatibility with integrated circuits of the selected series is achieved, eg TTL. By using the circuitry according to the invention, a new effect is achieved in comparison with the prior art circuitry in that the separate line synchronization pulses no longer contain equalization and holding pulses with half the period length compared to the line period.

Příklad provedení vynálezu je v dalším vysvětlen pomocí výkresu, který znázorňuje blokové schéma základní verze zapojení podle vynálezu.An exemplary embodiment of the invention is explained below with reference to the drawing, which shows a block diagram of a basic version of the circuit according to the invention.

Na výkresu je .vstupní svorka J_ zapojení spojena jednak se vstupem prvního monostabilního klopného obvodu 4, jednak se vstupem druhého monostabilního klopného obvodu 6 a dále s datovým vstupem 51 klopného obvodu 3 typu D. Výstup prvního monostabilního klopného obvodu 4 je spojen s hodinovým vstupem 52 klopného obvodu 3 typu jehož výstup je spojen s první výstupní svorkou 2 zapojení. Výstup druhého monostabilního klopného obvodu 6 je spojen s druhou výstupní svorkou J zapojení.In the drawing, the wiring input terminal 11 is connected both to the input of the first monostable flip-flop 4 and to the input of the second monostable flip-flop 6 and to the data input 51 of the flip-flop 3. a flip-flop 3 of the type whose output is connected to the first output terminal 2 of the wiring. The output of the second monostable flip-flop 6 is connected to the second output terminal J of the circuit.

Činnost zapojení podle vynálezu je následující: synchronizační směs oddělená z úplného videosignálu např. vhodným prahováním se přivádí na vstupní svorku J. zapojení. Přicházející impulsy spouští první monostabilní klopný obvod J nastavený tak, že výstupní impuls tohoto obvodu způsobí prostřednictvím hodinového vstupu 52 zápis okamžité, úrovně synchronizační směsi přivedené na datový vstup 51 klopného obvodu 3 typu D až po skončení trvání řádkového synchronizačního impulsu. V případě řádkového synchronizačního impulsu je proto na první výstupní svorce £ zapojení jedna logická úroveň (např. log. 0), v případě snímkového synchronizačního impulsu druhá logická úroveň, např. log 1 uvažujeme-li dvouhodnotovou logiku. Z první výstupní svorky 2 zapojení lze tedy odebírat snímkové synchronizační impulsy, jejichž čelní a týlová hrana jsou synchronizovány řádkovými synchronizačními impulsy se zpožděním daným nastavením prvního monostabilního klopného obvodu J. Synchronizační směs spouští rovněž druhý monostabilní klopný obvod 3> který vyrábí impulsy s dobou trvání kratší než řádková perioda televizního rozkladu, ale delši,než je polovina této řádkové periody a to tak, že obvod 6 musí být spouštěn právě s každým řádkovým synchronizačním impulsem a s každým druhým vyrovnávacím nebo udržovacím impulsem.The operation of the circuit according to the invention is as follows: the synchronization mixture separated from the complete video signal, e.g. by appropriate thresholding, is applied to the input terminal J. of the circuit. The incoming pulses trigger the first monostable flip-flop J, set so that the output pulse of the flip-flop causes the instantaneous input 52 to write the instantaneous sync level applied to the data input 51 of the D-type flip-flop 3 only after the row sync pulse. Therefore, in the case of a line sync pulse, there is one logical level (eg log. 0) on the first output terminal 6 of the wiring, in the case of a frame sync pulse a second logic level, eg log 1, considering the two-value logic. Thus, frame sync pulses can be taken from the first output terminal 2, the front and rear edges of which are synchronized by line sync pulses with a delay given by the setting of the first monostable flip-flop J. more than half of this line period, so that the circuit 6 has to be triggered with every line sync pulse and with every second equalization or hold pulse.

Zapojení může být v těch případech, kdy se požadují synchronizační impulsy s odlišnou délkou, než poskytuje zapojení podle obrázku, doplněno třetím monostabilním klopným obvodem mezi výstupem obvodu 2 ^a první výstupní svorkou 2 zapojení a čtvrtým monostabilním klopným obvodem mezi výstupem obvodu 6 a druhou výstupní svorkou 2 zapojeni. Dosud nejmenovanou vlastností zapojení podle vynálezu je, že výstupní řádkové a snímkové synchronizační impulsy jsou stále v témž časovém vztahu k impulsům synchronizační směsi na vstupu zapojení bez ohledu na to, zda jde o směs úplnou, vyhovující televizní normě, nebo zjednodušenou.The wiring may be supplemented by a third monostable flip-flop between the circuit output 2 ^{and the} first wiring output terminal 2 and a fourth monostable flip-flop between the circuit output 6 and the second output terminal when synchronization pulses of different length than the wiring shown in the figure are required. 2 wired. The hitherto unnamed feature of the circuitry of the invention is that the output line and frame sync pulses are still in the same timing relationship to the sync mixture pulses at the input of the circuit regardless of whether the mixture is complete, compliant, or simplified.

Claims

SUBJECT OF THE INVENTION

Connection for separating line and frame synchronization pulses from a television synchronization mixture, characterized in that the input terminal (1) is connected both to the input of the first monostable flip-flop (4) and to the input of the second monostable flip-flop (6) and data input (51) a D-type flip-flop (5) whose clock input (52) is coupled to the output of the first monostable flip-flop (4) and whose output is connected to the first output terminal (2), the output of the second monostable flip-flop (6) it is connected to the second output terminal (3).