CS211254B1 - Zapojení nulovacího obvodu - Google Patents

Abstract

Vynález se týká oboru výpočetní techniky a řeší problém zajištění správného počátečního stavu obvodů počítače při zapnutí nebo při případném výpadku napájecí sítě. Podstata vynálezu spočívá v tom, že zapojení obsahuje tranzistor typu NPN v zapojení s uzemněným emitorem á dva invertory s otevřeným kolektorem. Výstupy obou invertorů jsou připojeny k bázi tranzistoru. Vstup prvního invertoru je vstupem celého zapojení, zatímco vstup druhého invertoru je současně s kolektorem tranzistoru spojen s výstupem celého zapojení. Vynálezu může být využito v oboru výpočetní techniky a v oboru automatizační techniky.

Description

Vynález se týká zapojení nulovacího obvodu vhodného zejména pro zajištění počátečního stavu obvodů počítačů a automatízačních zařízení.

Pro správnou činnost počítačů je třeba zabezpečit nastavení správného počátečního stavu obvodů při zapnutí nebo při případném výpadku napájecí sítě. Při výpadku napájecí sítě je třeba navíc provést za dobu, po kterou zdroje dodávají energii z filtračních kondenzátorů, přípravu počítače na klidový stav, neboli tzv. úklid. Zajistí se tím další pokračování činnosti počítače po opětném zapnutí. Z tohoto důvodu jsou napájecí zdroje počítačů vybavovány kontrolními obvody, které poskytují signál, indikující jejich správnou funkci, tedy i výpadky sítě. Aby byl vyloučen vznik poruchových stavů při zapínání, zapínají se jednotlivé zdroje postupně, počínaje zdrojem pro napájení logické sítě, přičemž signál o správné funkci všech zdrojů je vysílán po zapnutí všech zdrojů. Do příchodu tohoto signálu je třeba zajistit nastavení počátečního stavu logické sítě. Při výpadku sítě, signalizovaném nepřítomností signálu o správné funkci zdrojů, musí logická síť zajistit tzv. úklid.

Nelze tedy zajišťovat počáteční stav logické sítě signálem o správné funkci zdrojů, ale musí být generován zvláštní nulovací signál. Nulovací signál bývá generován pomocí zpožSovacích RC článků navázaných na logickou síť přes výkonové členy. Takto řešené nulovací obvody nezaručují správnou funkci při rychlém sledu vypnutí a zapnutí zdroje a jejich funkce je závislá na rychlosti růstu napájecího napětí zdrojů. Snižuje se tím podstatně spolehlivost nastavení obvodů do počátečního stavu.

Uvedené nevýhody odstraňuje zapojení nulovacího obvodu podle vynálezu, jehož podstata spočívá v tom, že báze tranzistoru typu NPN v zapojení se společným emitorem je přes bázový odpor připojena na svorku pro přívod napájecího napětí, na níž je přes kolektorový odpor připojen kolektor uvedeného tranzistoru, spojený s výstupem celého obvodu a současně se vstupem prvního invertoru s otevřeným kolektorem, jehož výstup je spojen s výstupem druhého invertoru s otevřeným kolektorem a s bází uvedeného tranzistoru, přičemž vstup celého obvodu je tvořen vstupem druhého invertoru s otevřeným kolektorem.

Výhodou popisovaného obvodu je jednoduchost, spolehlivá funkce, logická síť je nulována po celou dobu zapínání zdrojů. Přitom úroveň napájecího napětí, od níž je na výstupu nulovacího obvodu zaručeno nulování, je zlomkem pracovní úrovně napájecího napětí logických obvodů.

Základní zapojení nulovacího obvodu podle vynálezu, jeho funkce a příklad použití jsou dále popsány na připojeném výkresu, kde obr. 1 ukazuje zapojení nulovacího obvodu, obr. 2 časový průběh úrovně napětí na vstupních, resp. výstupních svorkách nulovacího obvodu podle obr. 1, obr. 3 příklad použití nulovacího obvodu.

Napájecí napětí je ze svorky +UB přes bázový odpor 4 přiváděno na bázi tranzistoru J typu NPN v zapojení s uzemněným emitorem a přes kolektorový odpor J na kolektor tranzistoru J. S tímto kolektorem, který je současně výstupem NUL celého obvodu, je též spojen vstup prvního invertoru J. s otevřeným kolektorem, jehož výstup je současně s výstupem druhého invertoru 2 s otevřeným kolektorem připojen k bázi tranzistoru J. Vstup OK celého obvodu je spojen se vstupem invertoru 2. První invertor 4 a druhý invertor 2 jsou napájeny napájecím napětím ze svorky +UB blíže hevyznačeným přívodem.

Jsou-li napájecí napětí na svorce +UB a úroveň na vstupu OK celého obvodu nulové, jsou první invertor 4» druhý invertor £ a tranzistor J uzavřeny. Začne-li napájecí napětí vzrůstat, roste napětí na kolektoru i na bázi tranzistoru J. V okamžiku, kdy napájecí napětí dosáhne hodnoty rovné prahovému napětí přechodu báze-emitor tranzistoru J, počne se tranzistor J otevírat a jeho kolektorové napětí klesá až na hodnotu saturačního napětí. Na výstupu NUL celého obvodu je tedy logická nula 0, kterou je uzavřen též invertor 4, takže přechodové děje při vzrůstu jeho napájecího napětí se neuplatní. Po ustálení napáje211254 cích zdrojů se na vstup OK celého obvodu přivede signál s hladinou logické jedničky 1. Ten způsobí na výstupu druhého invertoru 2 pokles výstupního napětí na hodnotu danou saturačním napětím. Tím dojde k odbuzeni tranzistoru J a napětí na jeho kolektoru a výstupu NUL celého obvodu vzroste na úroveň logické jedničky 1 blízkou napájecímu napětí. Přes invertor J., jehož výstupní napětí klesne vlivem úrovně logické jedničky 1 na vstupu rovněž na hodnotu danou saturačním napětím, je potom uzavřena kladná zpětná vazba, která udržuje nulovací obvod překlopený do nového stavu bez ohledu na možné změny signálu na vstupu OK celého obvodu. Popsaným způsobem vytváří nulovací obvod jednorázově po zapnutí tia svém výstupu NUL signál, vhodný k nastavení počátečního stavu logických obvodů.

Příklad použití nulovacího obvodu pro nastavení počátečního stavu logických obvodů je znázorněn na obr. 3.

Napájecí napětí z výstupu 2 napájecího zdroje 6 je přivedeno jednak na napájecí vstup 8 logické části 2» jednak na svorku +UB nulovacího obvodu 10. Výstup 11 signálu o správné funkci zdrojů 6 je spojen se vstupem OK nulovacího obvodu JJ), jehož výstup NUL je spojen se vstupem 12 pro nastavení počátečního stavu logické části 2··

Při zapnutí zdroje 6 vzrůstá napájecí napětí a na výstupu NUL nulovacího obvodu J_0 se objeví úroveň logické nuly 0, kterou je logická část 2 nastavována do počátečního stavu. Po ustálení zdroje 6 nabude signál na vstupu OK nulovacího obvodu JjO úrovně logické jedničky I'¹. Proto na výstupu NUL nulovacího obvodu 10 vzroste napětí na úroveň logické jedničky 1, čímž se ukončí zastavení počátečního stavu logické Části 2·

Zapojení nulovacího obvodu podle vynálezu je vhodné zejména pro počítače a logické části automatizačních zařízení.

Claims (1)

1. Zapojení nulovacího obvodu , vyznačené tím, že báze tranzistoru (3) typu NPN v zapojení se společným emitorem je přes bázový odpor (4) připojena na svorku (+UB) napájecího napětí, na níž je přes kolektorový odpor (5) připojen kolektor tranzistoru (3), spojený s výstupem (NUL) celého obvodu a současně se vstupem prvního invertoru (1) s otevřeným kolektorem, jehož výstup je spojen s výstupem druhého invertoru (2) s otevřeným kolektorem a s bází uvedeného tranzistoru (3), přičemž vstup (OK) celého obvodu je tvořen vstupem druhého invertoru (2) s otevřeným kolektorem.