CN102214124B

CN102214124B - 一种看门狗复位控制系统

Info

Publication number: CN102214124B
Application number: CN 201110152342
Authority: CN
Inventors: 姜海波
Original assignee: Edan Instruments Inc
Current assignee: Edan Instruments Inc
Priority date: 2011-06-08
Filing date: 2011-06-08
Publication date: 2013-02-06
Anticipated expiration: 2031-06-08
Also published as: CN102214124A

Abstract

本发明涉及一种看门狗复位控制系统。本发明包括：看门狗电路和微处理器，在看门狗电路和微处理器之间还连接一具有定时以及输出高低电平信号功能的看门狗控制电路，当系统上电时，看门狗控制电路开始计时，并在计时溢出前向看门狗电路的手动复位引脚输出第一控制电平信号，禁止看门狗电路的复位信号输出引脚输出复位信号，在计时溢出后向看门狗电路的手动复位引脚输出第二控制电平信号，使得看门狗电路正常工作，当看门狗电路的复位信号输出引脚输出复位信号时，看门狗控制电路与微处理器同时被复位，看门狗控制电路重新开始计时。本发明通过简单的逻辑关系，解决了单板上电到加载启动完成期间微处理器无法喂狗问题而且降低了PCB板卡布线的难度。

Description

一种看门狗复位控制系统

技术领域

本发明涉及一种信号控制与处理的电路系统，尤其涉及一种看门狗复位控制系统。

背景技术

看门狗电路是嵌入式控制系统中普遍采用的抗干扰措施，使系统或电路在受到干扰的情况下，能够自动进行复位，重新启动并正常工作，从而保证系统从软、硬件错误中恢复正常的运行。

看门狗电路一般采用独立于微处理器之外的专用芯片，比如MAX706，SP706等。看门狗芯片可以提供上电复位和系统复位的功能。图1为现有技术的看门狗复位电路原理图，下面参照图1说明现有看门狗电路的工作过程：上电时，看门狗芯片10的RESET管脚发出上电复位信号，一般为200ms；上电复位后，看门狗芯片10内部的定时器开始计时，如果其WDI端口接收到微处理器管脚发出的清狗信号，则看门狗内部定时器清零；如果超过一定时间，一般为1.6秒，WDI端口的信号没有变化的话，则看门狗芯片10内部定时器溢出，此时看门狗芯片10会认为微处理器11已经出现了异常状态，所以WDO端口输出低电平，由于WDO信号连接到看门狗手动复位MR端，因此触发看门狗芯片10的RESET管脚输出复位信号，将微处理器11复位。另外，还可以通过轻触开关SW1，将微处理器11复位。

目前常见的看门狗芯片，比如MAX706，SP706，其看门狗周期都是固定的，一般为1.6s。而目前微处理器越来越复杂，芯片从上电到能输出控制信号有可能会超过1.6s，微处理器从启动到底层软件加载完毕可能需要5～6秒甚至更长的时间，在这段时间内微处理器无法像看门狗电路送出清狗信号，而大部分看门狗电路的溢出时间在0.5～2.0s，若采用简单的看门狗电路，则单板会不停的复位而无法完成工作。

现有技术的解决方案都需要较为复杂的逻辑关系，并且需要占用大量的逻辑器件的IO口，以及增加了PCB布线难度。

发明内容

为克服上述缺陷，本发明提供一种看门狗复位控制系统，通过简单的逻辑关系，解决了单板上电到加载启动完成期间微处理器无法喂狗问题，同时可以为单板提供调试态和工作态选择，从而解决了上电过程中或调试过程中引起的系统反复复位的问题，而且降低了PCB板卡布线的难度。

本发明的目的是通过以下技术方案来实现的：

本发明为解决上述技术问题而提供的一种看门狗复位控制系统，包括，看门狗电路和微处理器，所述看门狗电路的接收清狗信号的输入引脚与所述微处理器引脚相连，所述看门狗电路的复位信号输出引脚与所述微处理器的复位引脚相连，其特征在于，在所述的看门狗电路和微处理器之间还连接一具有定时以及输出高低电平信号功能的看门狗控制电路，当系统上电时，所述的看门狗控制电路开始计时，并在计时溢出前向所述的看门狗电路的手动复位引脚输出第一控制电平信号，禁止看门狗电路的复位信号输出引脚输出复位信号，在计时溢出后所述的看门狗控制电路向所述的看门狗电路的手动复位引脚输出第二控制电平信号，使得所述看门狗电路正常工作，当所述的看门狗电路的复位信号输出引脚输出复位信号时，所述的看门狗控制电路与所述微处理器同时被复位，所述的看门狗控制电路重新开始计时。

本发明的一个实施例中：所述看门狗控制电路的第一引脚与看门狗电路的复位信号输出引脚相连，所述看门狗控制电路的第二引脚通过一具有逻辑或功能的电路与看门狗电路的手动复位引脚相连，看门狗电路的计时溢出信号输出引脚也通过所述的具有逻辑或功能的电路与看门狗电路的手动复位引脚相连，当系统上电时，所述的看门狗控制电路开始计时，并在计时溢出前通过所述的第二引脚向所述的看门狗电路的手动复位引脚输出高电平信号，禁止看门狗电路的复位信号输出引脚输出复位信号，在计时溢出后所述的看门狗控制电路通过所述的第二引脚向所述的看门狗电路的手动复位引脚输出低电平信号，使得所述看门狗电路正常工作。

本发明的另一个实施例中：所述的具有逻辑或功能的电路为一双二极管电路，其中一个二极管的正端与所述看门狗电路的计时溢出信号输出引脚相连，负端与所述看门狗电路的手动复位引脚相连，另一个二极管的正端与所述看门狗控制电路的第二引脚相连，负端与所述看门狗电路的手动复位引脚相连。

本发明的另一个实施例中：所述的具有逻辑或功能的电路为或门电路。

本发明的另一个实施例中：所述看门狗控制电路的第二引脚与具有逻辑或功能的电路之间还连接有0欧电阻或跳线或拨码开关和与外部电源连接的上拉电阻，当系统在调试的时候，或者不需要看门狗功能的时候，断开所述0欧电阻或跳线或拨码开关，则所述看门狗电路的手动复位引脚被上拉电阻拉到高电平，看门狗电路则不会复位。

本发明的另一个实施例中：所述的看门狗控制电路为可编程逻辑控制器件CPLD、EPLD、FPGA中的任意一种。

本发明的另一个实施例中：所述的看门狗控制电路为，单稳态数字逻辑电路和与其连接的RC定时电路。

本发明的另一个实施例中：所述的单稳态数字逻辑电路为单稳态触发器74HC123或NE555。

本发明的另一个实施例中：所述看门狗控制电路的定时时间与其复位时间之和略大于所述微处理器上电到输出清狗信号的时间。

本发明的另一个实施例中：所述的看门狗电路的手动复位引脚连接上一个轻触开关，实现手动复位。

本发明将具有定时以及输出高低电平信号功能的看门狗控制电路连接到看门狗电路和微处理器之间，通过简单的逻辑关系，解决了单板上电到加载启动完成期间微处理器无法喂狗问题，同时可以为单板提供调试态和工作态选择，从而解决了上电过程中或调试过程中引起的系统反复复位的问题，而且降低了PCB板卡布线的难度。

附图说明

图1为现有的看门狗电路原理示意图；

图2为本发明一种看门狗复位控制系统的系统设计简要框图；

图3为本发明一种看门狗复位控制系统的实施例一电路图；

图4为本发明一种看门狗复位控制系统的实施例二电路图；

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

参照附图2，本发明的看门狗复位系统，包括看门狗电路10，微处理器11，以及看门狗控制电路14。看门狗电路10的接收清狗信号输入引脚(WDI引脚)是直接和微处理器11的IO口引脚相连的，并且，本发明通过看门狗控制电路14的第二引脚与看门狗电路10的手动复位引脚(MR引脚)相连，禁止看门狗电路10输出复位信号，解决CPU启动的时候的无法清狗的问题。当系统上电的时候，由于微处理器11启动以及加载程序需要一定的时间，在这段时间内微处理器11无法清狗。此时通过看门狗控制电路14输出看门狗控制信号——第一控制电平信号(为禁止其复位的特定电平信号)，即便看门狗电路10的内部定时器溢出，看门狗电路的计时溢出信号输出引脚(WDO引脚)向手动复位引脚(MR引脚)输出高电平信号，也不会导致看门狗电路10输出复位信号将微处理器11复位。在微处理器11可以输出清狗信号后，看门狗控制电路14输出看门狗控制信号——第二控制电平信号(为使能其复位的特定电平信号)，使看门狗电路10正常工作。对于特定微处理器的特定应用，其上电到可以输出清狗信号的时间是固定的，可以事先在板卡调试中确定, 设定的看门狗控制电路的定时时间与其复位时间之和略大于所述微处理器上电到输出清狗信号的时间，本实施例优选略大于的范围为20～500ms(如果恰好等于所述微处理器上电到输出清狗信号的时间将会导致临界状态，出现异常导致复位使得微处理不能正常上电，另外过多大于所述微处理器上电到输出清狗信号的时间也会导致时间的浪费效率的降低，因此本发明优选略大于所述微处理器上电到输出清狗信号的时间)。当微处理器11进入异常工作状态，不能正常清狗后，看门狗电路10的复位信号输出引脚(RESET引脚)会输出复位信号将微处理器11复位，同时由于看门狗控制电路的第一引脚与看门狗电路10的复位信号输出引脚相连，则也同时复位看门狗控制电路14。在微处理器11再次启动的时候，看门狗控制电路14会输出看门狗控制信号(为禁止其复位的特定电平信号)，保证微处理器11可以正常启动。

实施例一：

如图3所示，本实施例一由看门狗芯片10以及其外围电路，微处理器 11, 具有定时以及输出高低电平信号功能的看门狗控制电路(本实施例优选为可编程逻辑控制器件12)及各个器件之间相应的连接电路组成。其中看门狗专用芯片10可以采用但不限于MAX706、ADM706或者SP706，外围器件是配合看门狗芯片10使用的电阻、二极管等。可编程逻辑控制器件12可以采用CPLD、EPLD、FPGA中的任意一种。所述微处理器12可以是但是不限于CPU、DSP等。此外，虽然图中没有标出，但熟悉本领域应该知道，复位信号上可以加电容增加复位信号的抗干扰能力，另外，看门狗芯片10的MR管脚上可以加一个连接到地轻触开关来实现手动复位。

微处理器11的普通IO端口连接到看门狗专用芯片的11的看门狗WDI端口，通过微处理器发出变化WDI端口的电平可以实现对看门狗芯片内部定时器的清零，俗称清狗。看门狗芯片10的WDO通过双二极管D1的其中一个二极管的正端，相应二极管的负端连接到看门狗芯片10的MR管脚，此时，双二极管结构的电路起到逻辑“或”的作用，且本发明还可以通过或门或者其他起到逻辑“或”作用的电路替代双二极管电路，完成相应的功能。当看门狗控制信号为低电平时，由WDO信号控制MR管脚。可编程逻辑控制器件12的一个IO管脚(第二引脚)通过双二极管D1的另一个二极管的正端，相应二极管的负端连接到看门狗芯片10的MR管脚，此时双二极管结构起到实现“或”逻辑的功能，当看门狗使能信号为高电平时，无论看门狗芯片10的WDO管脚输出什么电平，看门狗芯片均不会输出复位信号。看门狗芯片10的RESET管脚连接到微处理器11的复位管脚以及可编程器件12的一个IO口管脚(第一引脚)，其为微处理器11、可编程器件12提供上电复位功能，以及为微处理器11提供异常时的复位功能，可编程器件12内部定时器的清零功能。

此处需要说明的是，目前绝大多数的看门狗芯片的MR管脚均是低电平信号触发，因此本实施例优选采用逻辑“或”功能的电路实现对看门狗电路的控制，但是也有少数看门狗芯片的MR管脚为高电平信号触发，此时则可通过逻辑”与”功能的电路实现对看门狗电路的控制，此时看门狗控制电路将输出低电平信号禁止看门狗电路的复位信号输出引脚输出复位信号，在计时溢出后所述的看门狗控制电路向所述的看门狗电路的手动复位引脚输出高电平信号，使得所述看门狗电路正常工作。逻辑与功能实现电路很多，如逻辑芯片74HC08，将不再此处再做赘述。因此，我们总结为，只要能够实现在看门狗控制电路开始计时，并在计时溢出前能够向看门狗电路的手动复位引脚输出特定控制电平信号，禁止看门狗的复位信号输出引脚输出复位信号，在计时溢出后看门狗控制电路向所述的看门狗电路的手动复位引脚输出特定控制电平信号，使得看门狗电路能够正常工作的其他等同、推演或替换的方式都应该视为属于本发明的保护范围。

上电时，看门狗芯片10在管脚RESET发出200ms的复位脉冲，同时可编程逻辑控制器件12启动，可编程逻辑控制器件加载程序的时间均十分短，可在1毫秒内完成加载。复位完成后，可编程逻辑控制器件12定时器开始启动，同时将看门狗控制信号置为高电平，此时即便看门狗芯片10内部定时器溢出，也不会有复位信号输出。设定可编程逻辑控制器件12的定时器的预定溢出时间，直到微处理器11可以输出清狗信号时，可编程逻辑控制器件12的定时器溢出，同时将看门狗控制信号置为低电平，并且将可编程逻辑控制器件12的定时器一直保持溢出状态，直到接收到看门狗芯片输出的复位信号。此时，微处理器11会周期性的输出喂狗信号给看门狗芯片10，如果超过1.6秒看门狗芯片10没有接收到WDI端口的电平变化，WDO端口会输出低电平，其MR管脚被下拉电阻R1拉低，看门狗芯片10的RESET管脚会发出一个200ms的复位信号，同时将看门狗芯片10的内部定时器清零，将微处理器11复位，将可编程逻辑控制器件12的定时器复位。

在该实施例中，可编程逻辑控制器件的定时器时钟来源可以是外部晶振，或者是芯片自带的内部振荡器。

R3可以是0欧电阻、跳线或者拨码开关，当系统在调试的时候，或者不需要看门狗功能的时候，去除R3处的连接，则MR信号被R2(上拉电阻)拉到高电平，看门狗芯片将保持一直不复位。

另外，熟悉该领域的应该知道，可编程器件在未烧录程序的时候，其IO口均保持高阻态，如果先烧录微处理器11的程序，看门狗芯片相当于被禁止了，不会有看门狗反复复位的问题，解决了产线烧录板卡固件需要加跳线的问题。

通过上述说明，该实施例的优点在于，由于采用简单的逻辑在上电或者复位时将看门狗功能屏蔽，因此仅占用两个CPLD的IO端口，节约CPLD的资源的同时实现了以下功能。

第一，通过上电时可编程器件将看门狗芯片的WDO信号屏蔽，可以解决在上电或加载程序时由于微处理器不方便喂狗，导致微处理器反复重启的问题。

第二，解决了现有技术下，需要占用大量可编程器件端口的问题。

实施例二：

如图4所示，实施例二将实施例一中的具有定时以及输出高低电平信号功能的看门狗控制电路优选为单稳态的数字逻辑电路13来实现。其中单稳态的数字逻辑电路13可以是但不限于单稳态触发器：74HC123、NE555等集成电路组成的具有单稳态脉冲输出功能的电路。在该实施例中，通过R5,C1的取值决定输出单稳态的时间，即为RC定时电路，一般情况下，输出单稳态的时间与R5、C1的的取值成正比，即T=k×R×C，k需要根据具体实施电路取值。实施例二中R5=499kΩ,C1=4.7uF仅为参考值，在实际应用中可以通过调整R5,C1的取值来实现不同的定时。D2为掉电时，保证单稳态电路不受损坏的放电二极管，可以根据实际应用取舍。

该实施例中将看门狗专用芯片（U1）的端口RESET连接到单稳态电路13输入端。上电时，看门狗芯片10在管脚RESET发出200ms的复位脉冲，单稳态的数字逻辑电路检测到该信号的上升沿后，会输出一个持续时间由R5\C1决定的高电平将看门狗电路10禁止。

该电路其他部分与实施例一比较类似，不再进一步阐述。

相比现有技术，该实施例的优点在于采用简单的逻辑，低廉的成本，就解决了微处理器上电时无法清狗的问题。在一些设计中，该方案可以大大降低板卡成本。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims

1. 一种看门狗复位控制系统，包括看门狗电路和微处理器，所述看门狗电路的接收清狗信号的输入引脚与所述微处理器引脚相连，所述看门狗电路的复位信号输出引脚与所述微处理器的复位引脚相连，其特征在于，在所述的看门狗电路和微处理器之间还连接一具有定时以及输出高低电平信号功能的看门狗控制电路，当系统上电时，所述的看门狗控制电路开始计时，并在计时溢出前向所述的看门狗电路的手动复位引脚输出第一控制电平信号，禁止看门狗电路的复位信号输出引脚输出复位信号，在计时溢出后所述的看门狗控制电路向所述的看门狗电路的手动复位引脚输出第二控制电平信号，使得所述看门狗电路正常工作，当所述的看门狗电路的复位信号输出引脚输出复位信号时，所述的看门狗控制电路与所述微处理器同时被复位，所述的看门狗控制电路重新开始计时。

2. 根据权利要求1所述的一种看门狗复位控制系统，其特征在于，所述看门狗控制电路的第一引脚与看门狗电路的复位信号输出引脚相连，所述看门狗控制电路的第二引脚通过一具有逻辑或功能的电路与看门狗电路的手动复位引脚相连，看门狗电路的计时溢出信号输出引脚也通过所述的具有逻辑或功能的电路与看门狗电路的手动复位引脚相连，当系统上电时，所述的看门狗控制电路开始计时，并在计时溢出前通过所述的第二引脚向所述的看门狗电路的手动复位引脚输出高电平信号，禁止看门狗电路的复位信号输出引脚输出复位信号，在计时溢出后所述的看门狗控制电路通过所述的第二引脚向所述的看门狗电路的手动复位引脚输出低电平信号，使得所述看门狗电路正常工作。

3. 根据权利要求2所述的一种看门狗复位控制系统，其特征在于，所述的具有逻辑或功能的电路为一双二极管电路，其中一个二极管的正端与所述看门狗电路的计时溢出信号输出引脚相连，负端与所述看门狗电路的手动复位引脚相连，另一个二极管的正端与所述看门狗控制电路的第二引脚相连，负端与所述看门狗电路的手动复位引脚相连。

4. 根据权利要求2所述的一种看门狗复位控制系统，其特征在于，所述的具有逻辑或功能的电路为或门电路。

5. 根据权利要求2、3、4任一项中所述的一种看门狗复位控制系统，其特征在于，所述看门狗控制电路的第二引脚与具有逻辑或功能的电路之间还连接有0欧电阻或跳线或拨码开关和与外部电源连接的上拉电阻，当系统在调试的时候，或者不需要看门狗功能的时候，断开所述0欧电阻或跳线或拨码开关，则所述看门狗电路的手动复位引脚被上拉电阻拉到高电平，看门狗电路则不会复位。

6. 根据权利要求1所述的一种看门狗复位控制系统，其特征在于，所述的看门狗控制电路为可编程逻辑控制器件CPLD、EPLD、FPGA中的任意一种。

7. 根据权利要求1所述的一种看门狗复位控制系统，其特征在于，所述的看门狗控制电路为，单稳态数字逻辑电路和与其连接的RC定时电路。

8. 根据权利要求7所述的一种看门狗复位控制系统，其特征在于，所述的单稳态数字逻辑电路为单稳态触发器74HC123或NE555。

9. 根据权利要求1所述的一种看门狗复位控制系统，其特征在于，所述看门狗控制电路的定时时间与其复位时间之和略大于所述微处理器上电到输出清狗信号的时间。

10. 根据权利要求1所述的一种看门狗复位控制系统，其特征在于，所述的看门狗电路的手动复位引脚连接上一个轻触开关，实现手动复位。