CS208367B1 - Method of demodulation of the,by series recorded signals with the divided phase on the moving magnetic memory code and connection for executing the same - Google Patents
Method of demodulation of the,by series recorded signals with the divided phase on the moving magnetic memory code and connection for executing the same Download PDFInfo
- Publication number
- CS208367B1 CS208367B1 CS216576A CS216576A CS208367B1 CS 208367 B1 CS208367 B1 CS 208367B1 CS 216576 A CS216576 A CS 216576A CS 216576 A CS216576 A CS 216576A CS 208367 B1 CS208367 B1 CS 208367B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- phase
- signal
- voltage
- reproduced signal
- demodulation
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1407—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol
- G11B20/1419—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol to or from biphase level coding, i.e. to or from codes where a one is coded as a transition from a high to a low level during the middle of a bit cell and a zero is encoded as a transition from a low to a high level during the middle of a bit cell or vice versa, e.g. split phase code, Manchester code conversion to or from biphase space or mark coding, i.e. to or from codes where there is a transition at the beginning of every bit cell and a one has no second transition and a zero has a second transition one half of a bit period later or vice versa, e.g. double frequency code, FM code
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
Description
(54) Způsob demodulace sériově zaznamenaných signálů s dělenou fází na pohyblivém magnetickém paměťovém médiu a zapojení pro provádění způsobu * Vynález se týká způsobu demodulace sériově zaznamenaných signálů s dělenou fází na pohyblivém magnetickém paměťovém mediu a zapojení ' pro provádění tohoto způsobu bez nutnosti fázové,ho ovlivňování reprodukovaného signálu pro získání obsahu informace a bitového taktu, zejména pro vyhodnocování zapamatovaných naměřených hodnot, popřípadě ke zjišťování číslicové informace při elektronickém zpracování dat.The present invention relates to a method for demodulating a serial recorded phase-separated signals on a moving magnetic storage medium and a circuit for carrying out the method. influencing the reproduced signal to obtain the content of the information and the bit rate, in particular for evaluating the memorized measured values, or for detecting digital information in the electronic data processing.
Má-li se zaznamenat číslicová informace na pohybujícím se magnetickém paměťovém médiu, například na magnetofonovém pásku, pak musí být připravena pro popisovaný demodulační způsob jako signál s dělenou fází, jako například dvoufázový signál Split-Phase-Mark nebo směrový taktovací záznam Split-Phase-Change. Reprodukovaná informace je pak k disposici jako NRZ-signál non-return-to-zero.If digital information is to be recorded on a moving magnetic storage medium, such as a tape, then it must be prepared for the described demodulation method as a split-phase signal, such as a two-phase Split-Phase-Mark signal or a Split-Phase- Change. The reproduced information is then available as a non-return-to-zero NRZ signal.
Dosud obvyklé způsoby pro dosažení tohoto cíle jsou korekční způsoby a zpožďovací způsoby. Tak se bitový takt získá tím, že se reprodukovaný signál derivuje a potom se přivede spínači prahové hodnoty, viz. USA patent 3 159 793. Tím se získá zpět zaznamenaný binární signál. Derivované impulsy, získané na přechodech tohoto signálu, mění polohu bistabilního multivibrátoru jen na hranicích bitů, čímž se získá zpátky informace.Conventional methods for achieving this goal are correction methods and delay methods. Thus, the bit rate is obtained by deriving the reproduced signal and then applying it to the threshold switch, see FIG. U.S. Pat. No. 3,159,793. This recovers the recorded binary signal. The differentiated pulses obtained at the transitions of this signal change the position of the bistable multivibrator only at the bit boundaries, thereby recovering the information.
Komplikované způsoby demodulování používají .They use complicated methods of demodulation.
pro vytvoření bitového taktu regulační obvod fáze, viz phase-looked-loop. · Z literatury je znám způsob, u kterého se reprodukovaný signál derivuje, přičemž na průchodech nulou tohoto signálu sé odvozují derivované impulsy, které synchronizují regulační obvod fáze. Tím se získá bitový takt, který je časově posunut tak, že stav L bitového taktu souhlasí se změnou toku bitů, zatím co stav C bitového taktu souhlasí se změnou pomocného toku, který nelze vyhodnotit. Tím se získá, podle maxima nebo minima změny pomocného toku, v čase stavu L bitového taktu, binární signál L nebo binární signál O.to create a bit clock phase control circuit, see phase-looked-loop. A literature is known from the literature in which the reproduced signal is derivatized, where derivative pulses that synchronize the phase control circuit are derived at zero passages of this signal. This yields a bit clock that is time-shifted such that the state of the bit rate agrees to change the bit stream, while the state of the bit rate agrees to change the auxiliary stream that cannot be evaluated. Accordingly, according to the maximum or minimum change of the auxiliary stream, at the time of the state of the L bit rate, a binary signal L or a binary signal O is obtained.
Jiné způsoby demodulování pracují . podle zpožďovacího principu. Reprodukovaný signál se omezí a potom se dvakrát zpozdí.Other methods of demodulation work. according to the delay principle. The reproduced signal is reduced and then delayed twice.
Těmito logickými obvody se získají ' ze signálů taktovací impulsy, viz. USA patent 3 299 414 a USA patent 3 323 115.These logic circuits are used to obtain clock pulses from the signals. U.S. Patent 3,299,414 and U.S. Patent 3,323,115.
Tyto . obvody mají ten nedostatek, že se korekční nebo zpožďovací zapojení musí přizpůsobit přesně na systém magnetofonová hlava—pásek a taktu bitu reprodukovaných signálů a že se dále při % vysoké paměťové hustotě vyskytují silná posunutí v maximu reprodukovaného napětí a v důsledku toho i v průchodech nulou korigovaného napětí vzhledem k původní poloze. Kromě toho je třeba vynaložit vysoké náklady/na lineární opatření pro filtraci, což je nevýhodné vzhledem k vylaďovacím pracím, které jsou s tím spojeny.These. Circuits have the drawback that the correction or delay wiring must adapt exactly to the tape head-tape system and the bit rate of the reproduced signals, and that, at a% high memory density, strong shifts occur at the maximum reproduced voltage and consequently zero-corrected passes. voltage relative to the original position. In addition, there is a high cost / linear measure for filtering, which is disadvantageous due to the tuning work involved.
Účelem vynálezu je získati pokud možno bezprostředně z reprodukovaného signálu obsah informace a bitový takt, aby se tak odstranily nedostatky obvodové techniky, vyskytující se u jiných řešení, a zabránilo se zhoršení spolehlivosti proti rušení, jako například poměr signálu k šumu, a umožnit přepínání na jinou četnost bitů změnou několika málo nekritických ' konstrůkčních prvků.The purpose of the invention is to obtain information content and bit rate from the reproduced signal as directly as possible, in order to overcome the shortcomings of the circuitry encountered in other solutions and to avoid degradation of reliability against interference such as signal to noise ratio and to enable switching frequency of bits by changing a few noncritical construction elements.
Úkolem vynálezu je navrhnout způsob a zapojení pro demodulaci signálů s rozdělenou fází - zaznamenaných na magnetofonovém pásku bez nutnosti ovlivňování fáze reprodukovaného signálu.SUMMARY OF THE INVENTION It is an object of the present invention to provide a method and circuit for demodulating the phase-separated signals recorded on a tape without affecting the phase of the reproduced signal.
Podle vynálezu se tento úkol řeší -tím, že pro demodulaci pomocí bitového taktu se vytvoří znaménko reprodukovaného signálu a logickým spojením vždy dvou za sebou následujících hodnot ; znamének se získá zpět obsah informace zaznamenaného' binárního signálu, přičemž bitový takt, potřebný pro tvoření znaménka, se dodává napěťově řízeným oscilátorem, jehož řídící napětí se vytvoří snímáním pilovitého signálu v časových okamžicích průchodu nulou reprodukovaného signálu.According to the invention, this object is solved by the fact that, for demodulation by means of a bit-clock, a sign of the reproduced signal is created and a logical connection of two consecutive values ; The bit rate needed to form the sign is supplied by a voltage-controlled oscillator whose control voltage is generated by sensing the sawtooth signal at the time points of passage of the zero reproduced signal.
Zařízení pro provádění tohoto zpásobu je pak vyznačeno tím, že výstup omezovacího obvodu je spojen jednak s informačním vstupem obvodu pro porovnání znamének a jednak přes detektor průJhodu nulou s prodlužovacím členem - impulsů, jlterý je - spojen s prvním vstupem, jehož druhý •>tup je spojen s prvním výstupem napěťově řzeného oscilátoru, jehož vstup je spojen přes filtr s výstupem analogového nebo číslicového dotazovacího obvodu, přičemž druhý výstup napěťově řízeného oscilátoru je přes analogový nebo číslicový zpožďovací člen fáze spojen s taktovacím vstupem obvodu pro porovnávání znamének.The device for performing this method is then characterized in that the output of the limiting circuit is connected both to the information input of the sign comparing circuit and through a zero-crossing detector to the pulse extension, which is connected to the first input whose second is> coupled to a first output of a voltage-controlled oscillator, the input of which is coupled via a filter to the output of an analog or digital interrogator circuit, the second output of the voltage-controlled oscillator connected via an analog or digital phase delay member to the clock input of the sign comparison circuit.
Pro získání bitového taktu se při každém průchodu nulou reprodukovaného napětí zaznamenaného dvoufázového signálu vytvoří impuls definované délky, který je v dalším textu nazýván nulový impuls. Pomocí tohoto nulového impulsu se zjistí okamžitá hodnota pilovitého napětí, která se vytvoří při - použití analogového provedení přímo napěťově řízeným oscilátorem nebo při použití číslicového provedení pomocí děličových stupňů, a číslicově-analogového převodníku. Tímto způsobem vznikají krátké napěťové impulsy, jejichž amplituda závisí na poloze průchodů nulou vzhledem k fázi napěťově řízeného oscilátoru. Po vyhlazení několika period dostane se chybové napětí, jehož velikost je úměrná fázové chybě mezi napěťově řízeným oscilátorem a reprodukovaným signálem. Pokud tato fázová chyba zůstane v určených mezích, které budou ještě dále určeny, mění se chybové napětí s fázovou chybou lineárně a ve stejném smyslu při zaznamenaném logickém L, jako při zaznamenané logické nule. K tomu tedy dojde, že u zaznamenaného logického L se normálně vyskytnou dva napěťové impulsy, jejichž střední hodnotíce jnění ve -stejném smyslu jako hodnota jednotáVěho . napěťoveho impulsu pří zaznamenané logické nule Q. ' ,To obtain a bit rate, a pulse of defined length is called each time the zero-reproduced voltage of the recorded two-phase signal is referred to as a zero pulse. By means of this zero pulse, the instantaneous value of the sawtooth voltage, which is generated by using an analog design directly by a voltage-controlled oscillator or by using a digital design using divider stages, and a digital-analog converter, is determined. In this way, short voltage pulses are generated, the amplitude of which depends on the position of the zero crossings relative to the phase of the voltage-controlled oscillator. After smoothing out several periods, an error voltage is obtained, the magnitude of which is proportional to the phase error between the voltage-controlled oscillator and the reproduced signal. If this phase error remains within the specified limits to be determined further, the error voltage with the phase error varies linearly and in the same sense with the logical L recorded as with the recorded logic zero. Thus, in the case of the logical L recorded, two voltage pulses normally occur, whose mean evaluation is in the same sense as a single value. voltage of Tovey h o m p and L are at logic zero if patients Q. '
Při vysokých ·» paměťových hustotách dochází k silným Vzájemným ovlivňováním reprodukovaných ir&puisů,»m dukovaným změnou magnetizace, takže se vzájemná vzdálenost obou nulových impulsů uvnitř jednoho L-bitu zmenší. I pro ten nejnepříznivější případ, že _ se L-bit nachází mezi dvěma O-bity a že - krorňě toho nejsou žádné průchodý njloú reprodukovaného napětí mezi těmito L-f>itý a - jím se nevytvářejí nulové impulsy, vyskytuje '^se^je’0 nepatrné zmenšení chybového napětí, které še při ýjiodném dimenzování fázového regulačmhq obyodú vyrovná.At high memory densities, there is a strong interaction of the reproduced iris caused by the change in magnetization, so that the mutual distance of the two zero pulses within one L-bit is reduced. Even for the worst case that _ the L-bit is located between two O bits, and that - krorňě, there are no passages njloú reproduced tension between these Lf> dioxide and - it does not produce a zero pulses, the height yt U is' ^ to ^ is '0 no P atm Star reduction eh c Hyb s, at a voltage at ýjiodném dimensioning phase regulačmhq obyodú equalized.
Chybovánapětryyp/ořéné podle tohoto způsobuj. se podle zn^m^^^hoj.principu. fázového regulačníhoj obvodu popžijg {jro!átře<Únictvím filtru '' k řízen, napěťově nz|ného ssc|láťjjru, přičemž tento fózový \ reguteční obvije ^če^ěí/ytvořen jato ' re^la^m0 obvod 2. řá<dd|. j -'· | VFlawingthe type / trickle according to this cause. according to the principles of healing. phase regulačníhoj circuit popžijg {JRO! atrea <Únictvím filter 'for the control, at five o of NZ | Joint with SC | láťj j ru p s No EMZ this fózový \ reguteční OBVIO ^ EN ^ ei / stablished Jato' re-la ^ m 0 circuit 2. r <dd |. j - '· | IN
Dimenzování- tohoto fázového régulačπňhσ.ř obvodu se musí přizpůsobit vlastnostem piiagnetofonu, ale toto přizpůsobeni- není kritické. ,Dimensioning of this phase re-regulation. The circuit must adapt to the characteristics of the piiagnetophone, but this adaptation is not critical. ,
Zvláštní přednost ' vynálezu spočívá v tom, - že poměr signálu k šumu, vyskytující se v reprodukovaném signálu, se příznivě využije a že- amplitudové kolísání reprodukovaného signálu může mít vliv na četnost chyb jen prostřednictvím poměru signálu k šumu, neboť jen polarita reprodukovaného signálu a nikoliv jeho absolutní velikost se musí mít na zřeteli při demodulaci, a že dále vliv dělené funkce při vysoké paměťové hustotě je menší, neboť při tomto způsobu může jen nesymetrie ' dělené funkce způsobit posunutí nulových průchodů reprodukovaného signálu, zatím co při obvyklých způsbech, které pracují s korekcí nebo s detekcí prahové hodnoty, nastává již při symetrické dělené funkci povážlivé posunutí maxima při vysokých paměťových hustotách, které se nepříznivě projeví na četnost chyb.A particular advantage of the invention is that the signal-to-noise ratio present in the reproduced signal is advantageously utilized and that the amplitude variation of the reproduced signal can affect the error rate only through the signal-to-noise ratio, since only the polarity of the reproduced signal; not its absolute magnitude must be taken into account in demodulation, and furthermore the effect of the split function at high memory density is less, since in this way only the asymmetry of the split function can shift the zero passages of the reproduced signal. With correction or threshold detection, even with a symmetrical split function, a considerable shift of the maximum occurs at high memory densities which adversely affects the error rate.
Vynález bude v dalším - textu blíže vysvětlen napříkladu použití, znázorněném na připojených výkresech.The invention will now be described in more detail, for example, by the use illustrated in the accompanying drawings.
Na obr. 1 je znázorněn NRZ-signál, dvoufázový signál a směrový taktový záznam.FIG. 1 shows the NRZ signal, the two-phase signal and the directional clock recording.
Na obr. 2 je vysvětleno získávání informace na příkladu zaznamenaného dvoufázového signálu.Fig. 2 explains how to obtain information using an example of a recorded two-phase signal.
Na obr. 3a je znázorněno pilovité napětí s polohou dotazovacích časových okamžiků, jestliže není mezi reprodukovaným signálem zaznamenaného dvoufázového signálu a získaným bitovým taktem fázové posunutí.Fig. 3a shows a sawtooth with the location of the interrogation time moments if there is no phase shift between the reproduced signal of the recorded biphasic signal and the obtained bit rate.
Na obr. 3b je znázorněno pilovité napětí s polohou dotazovacích časových okamžiků, jestliže je mezi reprodukovaným signálem zaznamenaného dvoufázového signálu a získaným bitovým taktem kladné fázové posunutí.Fig. 3b shows a sawtooth voltage with the location of the interrogation time moments if there is a positive phase offset between the reproduced signal of the recorded two-phase signal and the obtained bit clock.
Na obr. 4 je znázorněna řídící charakteristika napěťově řízeného oscilátoru při - výskytu sledu 0 nebo L zaznamenaného dvoufázového signálu.Fig. 4 shows the control characteristic of a voltage-controlled oscillator in the presence of a sequence of 0 or L of the recorded two-phase signal.
Na obr. 5a je znázorněn příklad použití zapojení pro způsob demodulace v číslicovém provedení pro zaznamenaný dvoufázový signál.Fig. 5a shows an example of using a circuit for a demodulation method in digital design for a recorded two-phase signal.
Na obr. 5b je znázorněno schéma impůlsů zapojení podle obr. 5 a.Fig. 5b shows a diagram of the paws of the wiring shown in Fig. 5a.
Na obr. 5c je znázorněn příklad provedení pro čísliéové dotazovací zapojení, resp. dotazovací obvod.FIG. 5c shows an exemplary embodiment for a digital interrogation circuit, respectively. query circuit.
Na obr. 6 je znázorněno blokové schéma zapojení pro provádění způsobu podle vynálezu.FIG. 6 shows a circuit diagram for carrying out the method of the invention.
Dvoufázový signál má na každé bitové hranici přechod OL, popřípadě přechod LO, a ve středu bitu, který značí logický stav L, má další přechod. Směrovací taktovací záznam má ve středu bitu, který značí logický stav 0, přechod OL a ve středu bitu, který značí logický stav L, má přechod LO. Tím se dostanou při několika stejných, navzájem za sebou následuj úcích stavech přídavné přechody na bitových hranicích. NRZ-signál ' ' je vyznačen oběma logickými stavy 0 a L, které se charakterizují dvěma napěťovými úrovněmi. Tyto signály jsou znázorněny v obr. 1. Z reprodukovaného signálu má se pomocí tohoto způsobu získat obsah informace a bitový takt.The two-phase signal has an OL transition or an LO transition at each bit boundary, and has another transition at the center of the bit, which indicates the logical state L. The routing clock record has an LO transition at the center of the bit indicating logical state 0, and an LO transition at the center of the bit indicating logical state L. As a result, at several identical successive states, additional transitions at the bit boundaries are obtained. The NRZ signal is indicated by both logic states 0 and L, which are characterized by two voltage levels. These signals are shown in FIG. 1. The reproduced signal is to be used to obtain information content and bit rate using this method.
JfáK je< z obr. 2 zřejmé, jsou v něm znázorněny májgíťettzace ' d na magnetofonovém pásku pro zážnanicnahý dvoufázový signál b, bitový takt '· ' ' ' ' ' a ' přibližný průběh reprodukovaného signálu f a symetrická skoková odpověď systému pásek — záznamová · . resp. snímací hlavice, což však není nutným předpokladem u vynálezu, v dalším nazývaná krátce dělená funkce, přičemž všechny tyto hodnoty jsou znázorněny s nepatrným zkreslením. V případě, že snímací okamžiky g reprodukovaného signálu jsou správně v taktu k bitovému taktu, pak dojde v reprodukovaném signálu při zaznamenané logické 0 ke změně polarity mezi dvěma navzájem za sebou následujícími · časovými okamžiky a při zaznamenaném logickém L ke změně polarity nedojde. Postačí tedy, jestliže se podaří získat bitový takt, reprodukovaný signál přivést omezovacímu obvodu a nato provést porovnání znamének tohoto signálu vždy ve dvou za sebou následujících snímacích okamžicích, aby se získal zpět obsah informace jako NRZ-signál a.As shown in FIG. 2, the magnitudes 'd on the tape for the binary two-phase signal b, the bit rate' '' '' '' and the approximate course of the reproduced signal f and the symmetric step response of the tape-recording system are shown. respectively. a sensor head, which is not a prerequisite for the invention, hereinafter referred to as the briefly divided function, all of which are shown with slight distortion. If the reproduction moments g of the reproduced signal are correctly clocked to the bit rate, then the recorded signal will change polarity between two consecutive times at the recorded logic 0 and the polarity will not change when the logical L is recorded. It is therefore sufficient, if a bit clock is obtained, to supply the reproduced signal to the limiting circuit and then to compare the signs of the signal at two consecutive readings to recover the content of the information as the NRZ signal a.
Při použití směrového taktovacího záznamu jsou snímací časové okamžiky reprodukovaného signá · ' ' lu středu bitu. Přitom dojde při změně bitu zaznamenaného signálu ke změně polarity mezi dvěma za sebou následujícími snímacími časovými okamžiky, ' zatím co při stejných za'' sebou následujících bitech ke změně polarity nedojde. Aby se získal obsah informace NRZ-signálu, postačí proto negace každé dotázané znaménkové hodnoty.When using a directional clock recording, the capture times of the reproduced signal are the center of the bit. In this case, when the bit of the recorded signal is changed, the polarity changes between two consecutive scanning time moments, while the polarity does not change at the same successive bits. Therefore, the negation of each sign-value query is sufficient to obtain the content of the NRZ-signal information.
Obr. 3a ukazuje pilovité napětí s polohou dotazovacích časových okamžiků, jestliže není mezi reprodukovaným signálem zaznamenaného dvoufázového signálu a získaného bitového taktu žádný fázový posuv. Při zaznamenané logické 0 je amplituda napěťového impulsu nula, při zaznamenaném logickém L vznikají dva napěťové impulsy stejné amplitudy, ale opačného znaménka, jejichž střední hodnota je rovněž nulová.Giant. 3a shows a sawtooth with an interrogation time location if there is no phase shift between the reproduced signal of the recorded two-phase signal and the obtained bit rate. When logic 0 is recorded, the amplitude of the voltage pulse is zero, when logical L is recorded, two voltage pulses of the same amplitude but of the opposite sign, whose mean value is also zero.
Obr. 3b ukazuje pilovité napětí s polohou dotazovacích časových okamžiků, jestliže mezi reprodukovaným signálem zaznamenaného dvoufázového signálu a získaným bitovým taktem je kladné fázové posunutí. Pro znázorněný případ dostane se při zaznamenané logické nule kladný napěťový impuls, při zaznamenaném logickém L vznikají dva napěťové impulsy rozdílných amplitud a opačných znamének, jejichž střední hodnota je rovněž kladná. Při záporném fázovém posunutí vzniká záporná napěťová hodnota.Giant. 3b shows a sawtooth with an interrogation time location if there is a positive phase offset between the reproduced signal of the recorded two-phase signal and the obtained bit clock. For the illustrated case, a positive voltage pulse is obtained at logic zero, two voltage pulses of different amplitudes and opposite signs are generated at a logical L whose mean value is also positive. A negative phase shift results in a negative voltage value.
Způsob se může také použít pro takový druh záznamu, jehož logický stav 0 a L byl stanoven obráceně vzhledem ke shora uvedenému druhu záznamu. Pro takto změněný dvoufázový signál je pak potřebná jen jedna změna porovnání znaménka, přičemž odpadá negování pro takto změněný záznam směrového taktu.The method can also be used for a kind of record whose logical state of 0 and L has been determined upside down to the above record type. For this altered two-phase signal, then only one change of sign comparison is required, with no negation for the altered directional clock recording.
Při vyskytnutí se sledu 0 nebo logického L zaznamenaného dvoufázového signálu dostanou se řídící charakteristiky, znázorněné v obr. 4, napěťově řízeného oscilátoru. Z toho je zřejmé, že řídicí napětí je jednoznačnou funkcí fázové chyby, pokud tato zůstává v mezích ±1/4 bitu. Při fázových posunutích, která tuto hodnotu překračují, se může, jestliže demodulce započíná sledem logických L, sychronizovat napěťově řízený oscilátor v chybné fázové poloze. Musí se tudíž dbát o to, aby začátek demodulace napěťově řízeného oscilátoru začal se správnou fází nebo aby datovému bloku byl předřazen dostatečně dlouhý sled signálů 0 pro synchronizaci, resp. provedení synchronizace. To se může realizovat známým způsobem blokovou synchronizací, která je stejně tak jako tak nutná.When a sequence of 0 or logic L of the recorded biphasic signal occurs, the control characteristics shown in FIG. 4 are given a voltage-controlled oscillator. This indicates that the control voltage is an unambiguous function of the phase error as long as it remains within ± 1/4 bit. For phase shifts that exceed this value, if the demodulation starts with a logical L sequence, the voltage-controlled oscillator can be synchronized in the wrong phase position. It must therefore be ensured that the start of the demodulation of the voltage-controlled oscillator starts with the correct phase or that the data block is preceded by a sufficiently long sequence of signals 0 for synchronization and resp. synchronization. This can be accomplished in a known manner by block synchronization, which is just as necessary.
Tak je například možné spustit napěťově řízený oscilátor s prvním průchodem nulou definovaného směru.Thus, for example, it is possible to start a voltage-controlled oscillator with a first pass in a zero-defined direction.
Při použití směrového taktového záznamu dostanou se podobné řídicí charakteristiky jako při použití dvoufázového signálu. Přitom je řídící charakteristika při vyskytujícím se sledu LO směrového taktovacího zaznamu totožná s řídicí charakteristikou vyskytujícího se sledu 0 dvoufázového signálu a řídicí charakteristika při vyskytujícím se sledu 0 nebo L směrového taktového záznamu je identická s řídicí charakteristikou při vyskytujícím se sledu L dvoufázového signálu.When using a directional clock, the control characteristics are similar to those of a two-phase signal. In this case, the control characteristic of the occurring sequence LO of the directional clock record is identical to the control characteristic of the occurring sequence 0 of the two-phase signal and the control characteristic of the occurring sequence 0 or L of the directional clock record is identical to the control characteristic of the occurring sequence L of the two-phase signal.
V obr. 5a, 5b, 5c, 6 jsou znázorněny příklady použití vynálezu.5a, 5b, 5c, 6 show examples of the application of the invention.
V obr. 5a je znázorněn příklad zapojení pro provádění způsobu demodulace pro zaznamenaný dvoufázový signál, u kterého se provádí vytváření pilovitého napětí a dotazování číslicově. Reprodukovaný signál f se přivádí vstupu omezovacího obvodu 1, na jehož výstupu je vysílán signál h, ze kterého se pomocí dále zařazeného detektoru 2 průchodů nulou, který se realizuje logickým obvodem, vytvářejí impulsy i průchodu nulou. V následujícím prodlužovacím členu impulsů, který je realizován monostabilním multivibrátorem 9, se získávají nulové impulsy definované impulsové délky K. Tyto impulsy se · přivádějí číslicovému dotazovacímu obvodu 10.FIG. 5a shows an example of a wiring for performing a demodulation method for a recorded two-phase signal in which sawtooth voltage is generated and digitally interrogated. The reproduced signal f is fed to the input of the limiting circuit 1, at the output of which a signal h is transmitted, from which the zero crossing pulses i are generated by means of a downstream zero crossing detector 2, which is realized by a logic circuit. In the following pulse extension member, which is realized by the monostable multivibrator 9, zero pulses of defined pulse length K are obtained. These pulses are fed to the digital interrogator circuit 10.
Obr. 5c ukazuje variantu realizace pro číslicový dotazovací obvod. Stav n-stupňového dvojkového čítače se dotazuje během časového trvání nulových impulsů, které jsou všeobecně 2n — tou částí délky bitu a provede se číslicově-analogový převod. Dvojkový čítač je vybuzován s 2n-násobnou frekvencí bitového taktu, který je vysílán napěťově řízeným oscilátorem 5. Každý stav čítače odpovídá určité okamžité hodnotě pilovitého napětí.Giant. 5c shows an embodiment variant for a digital interrogator circuit. The state of the n-step binary counter is queried during the time duration of the zero pulses, which are generally the 2n part of the bit length, and a digital-to-analog conversion is performed. The binary counter is energized at 2 n times the bit rate that is transmitted by the voltage-controlled oscillator 5. Each counter state corresponds to a certain instantaneous saw-tooth voltage value.
Jestliže nedojde do číslicového dotazovacího obvodu 10 žádný nulový impuls, pak se číslicověanalogově převede binární kód, odpovídající číslicovému stavu 2n_1.If there is no zero pulse in the digital interrogation circuit 10, then a binary code corresponding to the digital state 2 n_1 is converted in a digital- analogue manner .
Výstupní napětí dotazovacího obvodu je bezprostředně mírou pro fázovou odchylku mezi regenerovaným bitovým taktem a reprodukovaným signálem a po odpovídajícím vyhlazení filtrem 6 se přivede napěťově řízenému oscilátoru 5 jako řídicí napětí.The output voltage of the interrogation circuit is an immediate measure of the phase deviation between the regenerated bit clock and the reproduced signal and, after corresponding smoothing by the filter 6, is applied to the voltage-controlled oscillator 5 as the control voltage.
Bitový takt e se získá z n-tého stupně dvojkového čítače a přivede se obvodu pro porovnávání znamének, který, sestává z 2-bitového posuvného registru 11 se za ním zapojeným ekvivalenčním stupněm 12. Na ' informační vstup 2-bitového posuvného registru se přivede signál h. Tvořením ekvivalence výstupních stavů stupňů posuvného registru se získá zpět NRZ-signál a.The bit clock is obtained from the nth stage of the binary counter and is fed to a sign comparison circuit which consists of a 2-bit shift register 11 with an equivalence stage 12 connected thereto. A signal is applied to the information input of the 2-bit shift register. h. By generating the equivalence of the output states of the shift register stages, the NRZ-signal a is recovered.
Při použití směrového taktového záznamu sestává obvod pro porovnání znamének z 1-bitového posuvného registru se za ním zařazeným negátorem, přičemž dotazovací časové okamžiky reprodukovaného signálu se nacházejí ve středu bitu.When using the directional clock, the sign comparison circuit consists of a 1-bit shift register with a negator downstream thereof, the polling times of the reproduced signal being at the center of the bit.
Na obr. 6 je znázorněno blokové schéma zapojení pro provádění způsobu podle vynálezu. V tomto zapojení se přivádí reprodukovaný signál, který se má demodulovat, na vstup omezovacího obvodu 1, jehož výstup je spojen s detektorem 2 průchodu nulou, který při každém průchodu nulou vstupního signálu vyšle krátký impuls. Výstup za ním zapojeného prodlužovacího členu 3 impulsů je spojen s analogovým nebo číslicovým dotazovacím obvodem 4 tak, že po dobu trvání výstupního impulsu prodlužovacího členu 3 impulsů vzniká napětí. Toto napětí je úměrné okamžitému fázovému posunutí, resp. okamžité, fázové poloze napěťově řízeného oscilátoru 5, který je spojen s analogovým nebo číslicovým dotazovacím obvodem 4, přičemž z uvedeného oscilátoru 5 se získává bitový takt. Výstup analogového a číslicového dotazovacího obvodu 4 je spojen přes filtr 6 s napěťově řízeným oscilátorem 5. Výstup napěťově řízeného oscilátoru 5 je spojen přes analogový a číslicový zpožďovací člen 7 fáze s taktovacím vstupem obvodu 8 pro provnávání znamének, přičemž na informační vstup tohoto obvodu se přivádí omezený reprodukovaný signál. Obvod 8 pro porovnávání znamének vysílá na svém výstupu informační obsah zaznamenaného binárního signálu.FIG. 6 shows a circuit diagram for carrying out the method of the invention. In this connection, the reproduced signal to be demodulated is applied to the input of a limiting circuit 1, the output of which is connected to a zero crossing detector 2, which emits a short pulse at each zero crossing of the input signal. The output of the pulse extension member 3 connected thereto is connected to the analog or digital interrogator circuit 4 so that a voltage is generated for the duration of the output pulse of the pulse extension member 3. This voltage is proportional to the instantaneous phase shift, respectively. the instantaneous, phase position of the voltage controlled oscillator 5, which is coupled to the analog or digital interrogator circuit 4, wherein a bit clock is obtained from said oscillator 5. The output of the analog and digital interrogator circuit 4 is connected via a filter 6 to the voltage-controlled oscillator 5. The output of the voltage-controlled oscillator 5 is coupled via the analog and digital phase delay member 7 to the clock input of the signing circuit 8, limited reproduced signal. The sign comparison circuit 8 outputs its information content of the recorded binary signal.
Způsob podle vynálezu se použije všude tam, kde se pro dosažení vysoké paměťové hustoty budou uplatňovat pohyblivá magnetická média, jako například magnetofonové pásky, deskové paměti, diskové paměti apod. Jako oblasti použití, resp. využití vynálezu přichází v úvahu oblast zachycování a zapamatování dat, oblasti samočinných počítačů, a to vstupní a výstupní jednotky, programovací paměti pro řízení všeho druhu, oblast přenosu dat, oblast textových pamětí pro psací automaty a tiskárny, výsledkové paměti pro registrační pokladny apod.The method according to the invention is used wherever movable magnetic media such as cassette tapes, plate memories, disc memories and the like will be used to achieve a high memory density. Use of the invention is in the field of data capture and storage, the field of automatic computers, namely input and output units, programming memories for control of all kinds, data transfer area, text memory area for typewriters and printers, resultant memory for cash registers etc.
Claims (2)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DD18533075A DD124408A3 (en) | 1975-04-09 | 1975-04-09 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS208367B1 true CS208367B1 (en) | 1981-09-15 |
Family
ID=5499862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS216576A CS208367B1 (en) | 1975-04-09 | 1976-04-02 | Method of demodulation of the,by series recorded signals with the divided phase on the moving magnetic memory code and connection for executing the same |
Country Status (6)
| Country | Link |
|---|---|
| CS (1) | CS208367B1 (en) |
| DD (1) | DD124408A3 (en) |
| DE (1) | DE2610687A1 (en) |
| FR (1) | FR2307400A1 (en) |
| NL (1) | NL7603667A (en) |
| SU (1) | SU665319A1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ZA81781B (en) * | 1980-02-13 | 1982-03-31 | Int Computers Ltd | Digital systems |
| HU183139B (en) * | 1980-05-14 | 1984-04-28 | Magyar Optikai Muevek | Electronic decoding circuit arrangement for systems with self-synchronization |
-
1975
- 1975-04-09 DD DD18533075A patent/DD124408A3/xx unknown
-
1976
- 1976-03-13 DE DE19762610687 patent/DE2610687A1/en not_active Withdrawn
- 1976-04-02 CS CS216576A patent/CS208367B1/en unknown
- 1976-04-07 NL NL7603667A patent/NL7603667A/en not_active Application Discontinuation
- 1976-04-09 SU SU762344806A patent/SU665319A1/en active
- 1976-04-09 FR FR7610586A patent/FR2307400A1/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| FR2307400B3 (en) | 1979-07-13 |
| FR2307400A1 (en) | 1976-11-05 |
| NL7603667A (en) | 1976-10-12 |
| SU665319A1 (en) | 1979-05-30 |
| DE2610687A1 (en) | 1977-01-20 |
| DD124408A3 (en) | 1977-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5420893A (en) | Asynchronous data channel for information storage subsystem | |
| US4346411A (en) | Amplitude sensitive three-level detector for derivative read back channel of magnetic storage device | |
| JPH0223945B2 (en) | ||
| US3271750A (en) | Binary data detecting system | |
| US4672483A (en) | Information recording and reading apparatus having recording error checking circuit | |
| KR100217146B1 (en) | Qualification for pulse detecting in a magnetic media data storage system | |
| CA1177164A (en) | Apparatus for reproducing a pcm information signal from a record disc | |
| US4143407A (en) | Magnetic data storage and retrieval system | |
| US4646167A (en) | Time code decoder | |
| US4764824A (en) | Dual servo system for rotating tape head control | |
| US4000512A (en) | Width modulated magnetic recording | |
| US4157573A (en) | Digital data encoding and reconstruction circuit | |
| CS208367B1 (en) | Method of demodulation of the,by series recorded signals with the divided phase on the moving magnetic memory code and connection for executing the same | |
| US4517610A (en) | Multichannel signal recovery circuit | |
| US3357003A (en) | Single channel quaternary magnetic recording system | |
| US3887942A (en) | Tape speed compensation system | |
| US3482228A (en) | Write circuit for a phase modulation system | |
| US4837642A (en) | Threshold tracking system | |
| JPS6235180B2 (en) | ||
| US3423744A (en) | Binary magnetic recording system | |
| US3603942A (en) | Predifferentiated recording | |
| US3713123A (en) | High density data recording and error tolerant data reproducing system | |
| US4864553A (en) | Apparatus for controlling rotation of a run length limited code modulated information recording medium | |
| US5365501A (en) | Information recording and reproducing device | |
| US4134139A (en) | Method and arrangement for writing and reading bit sequences |