CS207971B1 - Zapojení pro postupné ukládání čísel do paměti - Google Patents

Description

Vynález se týká zapojení pro postupné ukládání čísel do paměti, které je zejména výhodné malou potřebnou kapacitou paměti. Použití vynálezu je zvláště výhodné pro uchování digitalizovaných křivek.

Dosud známá řešení ukládají do paměti vždy celou hodnotu ukládaného čísla. Vlivem toho vytvořené obvody jsou složité a nákladné. U zařízení, u nichž je potřeba do paměti uložit velké množství informací, vyniká nehospodárnost dosavadních řešení.

Účelem předloženého vynálezu je úplné odstranění nebo aspoň potlačení hlavní nevýhody známých řešení. Navíc umožňuje získat nové, další informace o povaze respektive tvaru digitalizované křivky.

Podstatou předmětu vynálezu je zapojení pro postupné ukládání čísel do paměti, které je zejména výhodné malou potřebnou kapacitou paměti, přičemž použiti tohoto zapojení je zvláště výhodné pro uchování digitalizovaných křivek.

Podle vynálezu je zapojení vytvořeno z generátoru diferencí čísel, jehož první vstup pro přívod řady čísel je zároveň vstupem úplného zapojení a jehož druhý vstup je spojen s prvním výstupem povelových impulzů zdroje hodinových impulzů. První výstupní kanál generátoru diferencí čísel pro přenos jediné dvouhodnotové informace o znaménku diference je spojen s prvním vstupem prvních spínačů. Druhý výstupní kanál generátoru diferencí čísel pro přenos informace o stavu nižších řadů změřené diference je spojen se druhým vstupem prvních spínačů. Třetí výstupní kanál generátoru diferencí čísel pro přenos informace o stavu vyšších řádů změřené diference je spojen jednak s prvním vstupem druhých spínačů, jednak se vstupem indikátoru obsazení vyšších řádů. Výstup tohoto indikátoru je spojen jednak se třetím vstupem prvních spínačů, jednak s prvním vstupem prvního hradla, spojeným s prvním vstupem druhého hradla, přičemž obě hradla jsou vytvořena obvodem pro logický součin. Výstup prvních spínačů je připojen k prvnímu vstupu prvního logického obvodu „Nebo“, jehož druhý vstup je spojen s výstupem druhých spínačů a jehož výstup je spojen s prvním vstupem paměti. Druhý, adresovací vstup paměti je spojen s výstupem druhého logického obvodu „Nebo“, jehož první vstup je spojen s pátým výstupem zdroje hodinových impulzů. Třetí výstup zdroje hodinových impulzů je spojen se druhým vstupem prvního hradla, jehož výstup je spojen se druhým vstupem druhého logického obvodu „Nebo“. Čtvrtý výstup zdroje hodinových impulzů je spojen se druhým vstupem druhého hradla, jehož výstup je spojen se druhým, ovládacím vstupem druhých spínačů.

Druhý výstup zdroje hodinových impulzů je spojen se čtvrtým, ovládacím vstupem prvních spínačů.

Soubor číselných informací se přivádí na první vstup generátoru 1 diferencí čísel, známého provedení, ve kterém jsou získávány rozdíly mezi právě přivedenou a předchozí číselnou informací včetně znamének diferencí. Zdroj 10 hodinových impulzů má 5 výstupů, které se časově nepřekrývají. První z výstupů dodává povelové impulzy, které jsou zaváděny do generátoru 1 diferencí čísel. Povelovými impulzy je řízeno vytváření diferencí mezi číselnou informací právě přítomnou na vstupu generátoru 1 diferencí a číselnou informací v době předchozího povelového impulzu z prvního výstupu zdroje 10 hodinových impulzů. Generátor diferencí čísel má 3 výstupní kanály: v prvním kanálu se přenáší jediná dvouhodnotová informace o znaménku diference, ve druhém kanálu se přenáší informace o stavu nižších řádů změřené diference, ve třetím kanálu se přenáší informace stavu vyšších řádů. Informace z prvního a druhého kanálu jsou přiváděny na vstupy prvních spínačů do nichž je zároveň přivedena dvouhodnotová informace z indikátoru 4 obsazení vyšších řádů, na jehož vstup je přiváděna informace o stavu vyšších řádů z generátoru 1 diferencí, která je zároveň přiváděna na první vstup druhých spínačů.

Druhý z výstupů zdroje 10 hodinových impulzů otvírá první spínače 2, takže signály přivedené na jejich vstupy jsou přes první logický obvod 7 „Nebo“ přiváděny na vstup paměti 9. Třetí výstup zdroje 10 hodinových impulzů je veden přes první hradlo 5, které je otevíráno výstupem indikátoru 4 obsazení vyšších řádů, a dále přes druhý logický obvod 8 „Nebo“ na adresovací vstup pamětí 9. Tento adresovací vstup v obecném případě paměti slouží k uvolnění další adresy pro uložení vstupní informace.

Čtvrtý výstup zdroje 10 hodinových impulzů je veden přes hradlo, rovněž otvírané indikátorem 4 vyšších řádů, na druhý ovládací vstup druhých spínačů 3.

Pátý výstup zdroje 10 hodinových impulzů je zaveden na druhý vstup druhého logického obvodu „Nebo“.

Výstupy zdroje 10 hodinových impulzů jsou časově navzájem posunuty v pořadí prvního až pátého výstupu.

Výhody zapojení podle vynálezu jsou několikeré. Především toto zapojení šetří potřebnou kapa-

Claims (1)

1. PŘEDMĚT

   Zapojení pro postupné ukládání čísel do paměti, pro uchování digitalizovaných křivek, vyznačené tím, že je vytvořeno z generátoru diferencí čísel (1), jehož první vstup pro přívod řady čísel je zároveň vstupem úplného zapojení a jehož druhý vstup je spojen s prvním výstupem povelových impulzů zdroje (10) hodinových impulzů, a dále jehož první výstupní kanál pro přenos jediné dvouhodnotové informace o znaménku diference je spojen citu paměti, jíž může být například posuvný registr popřípadě jiný vhodný druh paměti. V případě digitalizace křivek s použitím principu vytváření diferencí je zapojení zvláště výhodné, protože jeho vlivem dochází k podstatnému zjednodušení potřebných obvodů, zejména paměti. Je-li žádáno měřit průběžně s průběhem křivky zároveň také její první derivaci, není zapotřebí dalších obvodů. Tato skutečnost je zejména výhodná při určování lokálních extrémů v průběhu křivky.

   Podstata vynálezu je dále vysvětlena pomocí výkresu, na němž je znázorněno blokové schéma zapojení pro postupné ukládání čísel do paměti. Vstup úplného zapojení je zároveň vstupem generátoru 1 diferencí čísel, jehož druhý vstup povelových impulzů je připojen k prvnímu výstupu zdroje 10 hodinových impulzů. První výstupní kanál generátoru 1 diferencí čísel, určený pro přenos jediné dvouhodnotové, informace o znaménku diference, je připojen ku prvnímu vstupu prvních spínačů 2. Druhý výstupní kanál generátoru 1 diferencí čísel, určený pro přenos informace o stavu nižších řádů změřené diference, je připojen ke druhému vstupu prvních spínačů 2. Třetí výstupní kanál generátoru 1 diferencí čísel, určený pro přenos informace o stavu vyšších řádů změřené diference je připojen jednak k prvnímu vstupu druhých spínačů 3, jednak ke vstupu indikátoru 4 obsazení vyšších řádů, jehož výstup je spojen jednak se třetím vstupem prvních spínačů 2, jednak s prvním vstupem prvního hradla 5, který je spojen zároveň s prvním vstupem druhého hradla 6. Obě hradla 5,6 jsou vytvořena stejně a to z obvodu pro logický součin. Výstup prvních spínačů 2 je připojen k prvnímu vstupu prvního logického obvodu

   7 „Nebo“, jehož druhý vstup je spojen s výstupem prvních spínačů 2 a jehož výstup je spojen s prvním vstupem paměti 9. Druhý, adresovací vstup paměti 9 je spojen s výstupem druhého logického obvodu

   8 „Nebo“, jehož první vstup je spojen s pátým výstupem zdroje 10 hodinových impulzů. Třetí výstup zdroje 10 hodinových impulzů je spojen se druhým vstupem prvního hradla 5, jehož výstup je spojen se druhým vstupem druhého logického obvodu 8 „Nebo“. Čtvrtý výstup zdroje 10 je spojen se druhým vstupem druhého hradla 6, jehož výstup je spojen se druhým, ovládacím vstupem druhých spínačů 3. Druhý výstup zdroje 101 je spojen se čtvrtým, ovládacím vstupem prvních spínačů 2.

   VYNÁLEZU s prvním vstupem prvních spínačů (2), druhý výstupní kanál generátoru (1) diferencí čísel pro přenos informace o stavu nižších řádů změřené diference je spojen se druhým vstupem prvních spínačů (2) a třetí výstupní kanál generátoru (1) diferencí čísel pro přenos informace o stavu vyšších řádů změřené diference je spojen jednak s prvním vstupem druhých spínačů (3), jednak se vstupem indikátoru (4) obsazení vyšších řádů, jehož výstup je spojen jednak se třetím vstupem prvních spínačů (2), jednak s prvním vstupem prvního hradla (5), spojeným S prvním vstupem druhého hradla (6), přičemž obě hradla (5,6) jsou vytvořena obvodem pro logický součin, a dále výstup prvních spínačů (2) je připojen k prvnímu vstupu prvního logického obvodu (7) „Nebo“, jehož druhý vstup je spojen s výstupem druhých spínačů (3) a jehož výstup je spojen s prvním vstupem paměti (9), zatímco její druhý, adresovací vstup je spojen s výstupem druhého logického obvodu (8) „Nebo“, jehož první vstup je spojen s pátým výstupem zdroje (10) hodinových impulzů, jehož třetí výstup je spojen se druhým vstupem prvního hradla (5), jehož výstup je spojen se druhým vstupem druhého logického obvodu (8) „Nebo“, čtvrtý výstup zdroje (10) hodinových impulzů je spojen se druhým vstupem druhého hradla (6), jehož výstup je spojen se druhým ovládacím vstupem druhých spínačů (3), a druhý výstup zdroje (10) hodinových impulzů je spojen se čtvrtým, ovládacím vstupem prvních spínačů (2).