CS207971B1

CS207971B1 - Connection for subsequent storing the numbers in the memory

Info

Publication number: CS207971B1
Application number: CS814778A
Authority: CS
Inventors: Igor Holub
Original assignee: Igor Holub
Priority date: 1978-12-08
Filing date: 1978-12-08
Publication date: 1981-08-31

Description

Vynález se týká zapojení pro postupné ukládání čísel do paměti, které je zejména výhodné malou potřebnou kapacitou paměti. Použití vynálezu je zvláště výhodné pro uchování digitalizovaných křivek.The invention relates to a sequential number-saving circuitry, which is particularly advantageous due to the low memory capacity required. The use of the invention is particularly advantageous for storing digitized curves.

Dosud známá řešení ukládají do paměti vždy celou hodnotu ukládaného čísla. Vlivem toho vytvořené obvody jsou složité a nákladné. U zařízení, u nichž je potřeba do paměti uložit velké množství informací, vyniká nehospodárnost dosavadních řešení.Previously known solutions always store the entire value of the stored number. As a result, the circuits formed are complex and expensive. In the case of devices that need to store a large amount of information, the inefficient solutions of the previous solutions stand out.

Účelem předloženého vynálezu je úplné odstranění nebo aspoň potlačení hlavní nevýhody známých řešení. Navíc umožňuje získat nové, další informace o povaze respektive tvaru digitalizované křivky.The purpose of the present invention is to completely eliminate or at least suppress the main disadvantage of the known solutions. Moreover, it allows to obtain new, further information about the nature or shape of the digitized curve.

Podstatou předmětu vynálezu je zapojení pro postupné ukládání čísel do paměti, které je zejména výhodné malou potřebnou kapacitou paměti, přičemž použiti tohoto zapojení je zvláště výhodné pro uchování digitalizovaných křivek.SUMMARY OF THE INVENTION It is an object of the present invention to sequentially store numbers in memory, which is particularly advantageous with the small amount of memory required, the use of which is particularly advantageous for storing digitized curves.

Podle vynálezu je zapojení vytvořeno z generátoru diferencí čísel, jehož první vstup pro přívod řady čísel je zároveň vstupem úplného zapojení a jehož druhý vstup je spojen s prvním výstupem povelových impulzů zdroje hodinových impulzů. První výstupní kanál generátoru diferencí čísel pro přenos jediné dvouhodnotové informace o znaménku diference je spojen s prvním vstupem prvních spínačů. Druhý výstupní kanál generátoru diferencí čísel pro přenos informace o stavu nižších řadů změřené diference je spojen se druhým vstupem prvních spínačů. Třetí výstupní kanál generátoru diferencí čísel pro přenos informace o stavu vyšších řádů změřené diference je spojen jednak s prvním vstupem druhých spínačů, jednak se vstupem indikátoru obsazení vyšších řádů. Výstup tohoto indikátoru je spojen jednak se třetím vstupem prvních spínačů, jednak s prvním vstupem prvního hradla, spojeným s prvním vstupem druhého hradla, přičemž obě hradla jsou vytvořena obvodem pro logický součin. Výstup prvních spínačů je připojen k prvnímu vstupu prvního logického obvodu „Nebo“, jehož druhý vstup je spojen s výstupem druhých spínačů a jehož výstup je spojen s prvním vstupem paměti. Druhý, adresovací vstup paměti je spojen s výstupem druhého logického obvodu „Nebo“, jehož první vstup je spojen s pátým výstupem zdroje hodinových impulzů. Třetí výstup zdroje hodinových impulzů je spojen se druhým vstupem prvního hradla, jehož výstup je spojen se druhým vstupem druhého logického obvodu „Nebo“. Čtvrtý výstup zdroje hodinových impulzů je spojen se druhým vstupem druhého hradla, jehož výstup je spojen se druhým, ovládacím vstupem druhých spínačů.According to the invention, the circuit is formed from a number difference generator, the first input for which the series of numbers is simultaneously a full circuit input and whose second input is connected to the first output of the command pulses of the clock source. The first difference channel generator output channel for transmitting a single two-valued difference sign information is coupled to the first input of the first switches. The second output channel of the number difference generator for transmitting the status information of the lower rows of the measured difference is connected to the second input of the first switches. The third output channel of the number difference generator for transmitting higher order status information of the measured difference is connected both to the first input of the second switches and to the input of the higher order occupancy indicator. The output of this indicator is connected both to the third input of the first switches and to the first input of the first gate connected to the first input of the second gate, both of which are formed by a logic product circuit. The output of the first switches is connected to the first input of the first logic circuit "OR", the second input of which is connected to the output of the second switches and the output of which is connected to the first memory input. The second addressing input of the memory is connected to the output of the second logic circuit "OR", the first input of which is connected to the fifth output of the clock source. The third output of the clock source is coupled to the second input of the first gate whose output is coupled to the second input of the second logic circuit "OR". The fourth output of the clock source is coupled to the second input of the second gate, the output of which is coupled to the second, control input of the second switches.

Druhý výstup zdroje hodinových impulzů je spojen se čtvrtým, ovládacím vstupem prvních spínačů.The second clock source output is coupled to the fourth control input of the first switches.

Soubor číselných informací se přivádí na první vstup generátoru 1 diferencí čísel, známého provedení, ve kterém jsou získávány rozdíly mezi právě přivedenou a předchozí číselnou informací včetně znamének diferencí. Zdroj 10 hodinových impulzů má 5 výstupů, které se časově nepřekrývají. První z výstupů dodává povelové impulzy, které jsou zaváděny do generátoru 1 diferencí čísel. Povelovými impulzy je řízeno vytváření diferencí mezi číselnou informací právě přítomnou na vstupu generátoru 1 diferencí a číselnou informací v době předchozího povelového impulzu z prvního výstupu zdroje 10 hodinových impulzů. Generátor diferencí čísel má 3 výstupní kanály: v prvním kanálu se přenáší jediná dvouhodnotová informace o znaménku diference, ve druhém kanálu se přenáší informace o stavu nižších řádů změřené diference, ve třetím kanálu se přenáší informace stavu vyšších řádů. Informace z prvního a druhého kanálu jsou přiváděny na vstupy prvních spínačů do nichž je zároveň přivedena dvouhodnotová informace z indikátoru 4 obsazení vyšších řádů, na jehož vstup je přiváděna informace o stavu vyšších řádů z generátoru 1 diferencí, která je zároveň přiváděna na první vstup druhých spínačů.The set of numerical information is fed to the first input of the number difference generator 1, a known embodiment in which the differences between the just supplied and the previous number information including the difference signs are obtained. The 10 clock pulse source has 5 non-overlapping outputs. The first output supplies command pulses that are fed to the number 1 generator 1. The command pulses control the generation of differences between the number information currently present at the input of the difference generator 1 and the number information at the time of the previous command pulse from the first output of the 10 clock pulse source. The number difference generator has 3 output channels: in the first channel is transmitted only two-valued information about the difference sign, in the second channel is transmitted information about lower order state of measured difference, in the third channel is transmitted information of higher order status. The information from the first and second channels is fed to the inputs of the first switches to which the two-valued information from the higher order occupancy indicator 4 is also fed, to which the higher order status information from the differential generator 1 is fed. .

Druhý z výstupů zdroje 10 hodinových impulzů otvírá první spínače 2, takže signály přivedené na jejich vstupy jsou přes první logický obvod 7 „Nebo“ přiváděny na vstup paměti 9. Třetí výstup zdroje 10 hodinových impulzů je veden přes první hradlo 5, které je otevíráno výstupem indikátoru 4 obsazení vyšších řádů, a dále přes druhý logický obvod 8 „Nebo“ na adresovací vstup pamětí 9. Tento adresovací vstup v obecném případě paměti slouží k uvolnění další adresy pro uložení vstupní informace.The second output of the clock source 10 opens the first switches 2 so that the signals applied to their inputs are applied to the memory input 9 via the first logic circuit 7 or. The third output of the clock source 10 is routed through the first gate 5 which is opened by the output. the higher order occupancy indicator 4, and further via the second logic circuit 8 "OR" to the addressing input of the memory 9. This addressing input generally serves to release another address to store the input information.

Čtvrtý výstup zdroje 10 hodinových impulzů je veden přes hradlo, rovněž otvírané indikátorem 4 vyšších řádů, na druhý ovládací vstup druhých spínačů 3.The fourth output of the clock source 10 is routed through the gate, also opened by the higher order indicator 4, to the second control input of the second switches 3.

Pátý výstup zdroje 10 hodinových impulzů je zaveden na druhý vstup druhého logického obvodu „Nebo“.The fifth output of the 10 clock pulse source is applied to the second input of the second logic circuit "OR".

Výstupy zdroje 10 hodinových impulzů jsou časově navzájem posunuty v pořadí prvního až pátého výstupu.The outputs of the 10-hour pulse source are offset in time in order of the first to fifth outputs.

Výhody zapojení podle vynálezu jsou několikeré. Především toto zapojení šetří potřebnou kapa-The advantages of the circuitry according to the invention are several. Above all, this connection saves the necessary

Claims

SUBJECT

A wiring for sequentially storing numbers, for storing digitized curves, characterized in that it is made up of a number difference generator (1), the first input of which is a series of number inputs at the same time as a full wiring input and the second input is connected to the first command pulse output clock pulse source (10), and whose first output channel for transmitting a single two-valued difference sign information is associated with a memory sensitivity, which may be, for example, a shift register or another suitable type of memory. In the case of digitalization of curves using the principle of creating differentials, the connection is particularly advantageous, since it results in a substantial simplification of the necessary circuits, especially memory. If it is desired to measure the curve's first derivative as the curve progresses simultaneously, no additional circuits are required. This is particularly advantageous in determining local extremes during a curve.

The principle of the invention is further explained by means of a drawing in which a block diagram for sequentially storing numbers is shown. The full wiring input is also the input of the number difference generator 1, the second input of the command pulses is connected to the first output of the 10 clock pulse source. The first output channel of the Difference Generator 1 for transmitting a single two-valued difference sign information is connected to the first input of the first switches 2. The second output channel of the Difference Generator 1 for transmitting lower order state information of the measured difference is connected to The third output channel of the number difference generator 1 for transmitting higher order status information of the measured difference is connected to the first input of the second switches 3 and to the input of the higher order occupancy indicator 4, the output of which is connected to the third input of the first switches 2, on the one hand with the first input of the first gate 5, which is connected simultaneously with the first input of the second gate 6. Both gates 5,6 are formed in the same way from the logic product circuit. The output of the first switches 2 is connected to the first input of the first logic circuit

7 "OR" whose second input is connected to the output of the first switches 2 and whose output is connected to the first memory input 9. The second addressing input of the memory 9 is connected to the output of the second logic circuit

8 "OR", whose first input is connected to the fifth output of the 10-hour pulse source. The third output of the clock source 10 is coupled to the second input of the first gate 5, the output of which is coupled to the second input of the second logic circuit 8, or. The fourth output of the power supply 10 is connected to the second input of the second gate 6, the output of which is connected to the second control input of the second switches 3. The second output of the power supply 101 is connected to the fourth control input of the first switches 2.

OF THE INVENTION with a first input of the first switches (2), a second output channel of the generator (1) of the number difference digits for transmitting lower order status information of the measured difference is connected to a second input of the first switches (2) and a third output channel of the number difference generator information about the higher order state of the measured difference is connected to the first input of the second switches (3) and to the input of the higher order occupancy indicator (4), the output of which is connected to the third input of the first switches (2) (5) connected to the first input of the second gate (6), the two gates (5,6) being formed by a logic product circuit, and the output of the first switches (2) connected to the first input of the first logic circuit (7). "Whose second input is connected to the output of the second switches (3) and whose output is connected to the first memory input (9), while its second, the addressing input is connected to the output of the second logic circuit (8) of "OR", the first input of which is connected to the fifth output of the clock source (10), the third output of which is connected to the second input of the first gate (5) the second input of the second logic circuit (8) of the "OR", the fourth output of the clock source (10) is coupled to the second input of the second gate (6), the output of which is connected to the second control input of the second switches (3); 10) The clock pulse is connected to the fourth control input of the first switches (2).