CS204816B1 - Zapojení pro rozšíření znaménka operandu - Google Patents
Zapojení pro rozšíření znaménka operandu Download PDFInfo
- Publication number
- CS204816B1 CS204816B1 CS683579A CS683579A CS204816B1 CS 204816 B1 CS204816 B1 CS 204816B1 CS 683579 A CS683579 A CS 683579A CS 683579 A CS683579 A CS 683579A CS 204816 B1 CS204816 B1 CS 204816B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- syllable
- input
- operand
- sign
- computer
- Prior art date
Links
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
Předmětem vynálezu je zapojení pro rozšíření znaménka operandu, t j . znaménkového bitu spodní slabiky na všechny bity horní slabiky operandu, při zachování operační rychlosti počítače a při respektování požadavku úspory materiálu. V instrukčním souboru počítače bývají zpravidla obsaženy slabikové operace, které jsou spojeny s rozšířením znaménkového bitu na celou horní slabiku operandu. V dosud známých zapojeních pro realizaci těchto operací není bud splněn požadavek zachování operační rychlosti pří slabikových výpočtech, nebo řešení vychází z přírůstku materiálu, který není žádoucí zejména v operační jednotce malých počítačů. Dosažení stejné operační rychlosti počítače při slovních i slabikových výpočtech spojených s rozšířením znaménka, s využitím stávajícího materiálu řeší zapojení pro rozšíření znaménka operandu podle vynálezu, jehož podstatou je, že nejvyšší bit výstupu spodní poloviny slabikového přepínače je zapojen na druhý vstup bloku konstant. Výhodou tohoto zapojení je, že realizační materiál bloku konstant se využije i pří jiných operacích počítače. Blok konstant má v daném zapojení za úkol bud propustit horní slabiku na B- výstup aritmetickolo- gícké sekce, nebo výstup zablokovat a na B- vstup nastavit konstantu. Pro realizaci takové funkce je vhodný přepínač, jehož druhý vstup se s výhodou využije pro řešení daného problému. Na výkrese je zapojení podle vynálezu, kde je uvedeno vzájemné propojení společně
Description
Předmětem vynálezu je zapojení pro rozšíření znaménka operandu, t j . znaménkového bitu spodní slabiky na všechny bity horní slabiky operandu, při zachování operační rychlosti počítače a při respektování požadavku úspory materiálu.
V instrukčním souboru počítače bývají zpravidla obsaženy slabikové operace, které jsou spojeny s rozšířením znaménkového bitu na celou horní slabiku operandu. V dosud známých zapojeních pro realizaci těchto operací není bud splněn požadavek zachování operační rychlosti pří slabikových výpočtech, nebo řešení vychází z přírůstku materiálu, který není žádoucí zejména v operační jednotce malých počítačů.
Dosažení stejné operační rychlosti počítače při slovních i slabikových výpočtech spojených s rozšířením znaménka, s využitím stávajícího materiálu řeší zapojení pro rozšíření znaménka operandu podle vynálezu, jehož podstatou je, že nejvyšší bit výstupu spodní poloviny slabikového přepínače je zapojen na druhý vstup bloku konstant.
Výhodou tohoto zapojení je, že realizační materiál bloku konstant se využije i pří jiných operacích počítače. Blok konstant má v daném zapojení za úkol bud propustit horní slabiku na B- výstup aritmetickologícké sekce, nebo výstup zablokovat a na Bvstup nastavit konstantu. Pro realizaci takové funkce je vhodný přepínač, jehož druhý vstup se s výhodou využije pro řešení daného problému.
Na výkrese je zapojení podle vynálezu, kde je uvedeno vzájemné propojení společně s označením jednotlivých bloků.
Spodní polovina vnitřní sběrnice .5 je spojena s výstupem 11 spodní poloviny zápisníkové paměti J_, s výstupem 30 instrukčního registru 3.» se druhým vstupem 81 horní poloviny slabikového přepínače 8, a s prvním vstupem 90 spodní poloviny slabikového přepínače 2· Horní polovina vnitřní sběrnice £ je spojena s výstupem 21 horní poloviny zápisníkové paměti J2, s výstupem 41 horní poloviny datového přijímače j4, s prvním vstupem 80 horní poloviny slabikového přepínače 8. a s druhým vstupem 91 spodní poloviny slabikového přepínače _9. Vstup 40 horní poloviny datového přijímače je zapojen na horní polovinu datové sběrnice 7, která je spojena s výstupem 150 horní poloviny operační paměti 15. Výstup 82 horní poloviny slabikového přepínače 8_ je spojen s prvním vstupem 120 bloku konstant 12. Výstup 92 spodní poloviny slabikového přepínače _9 je spojen s druhým vstupem 121 bloku konstant 12 a se vstupem 140 spodní poloviny aritmetickologické sekce 1 4, jejíž výstup 141 je zapojen na vstup 10 spodní poloviny zápisníkové paměti 1.
Výstup 122 bloku konstant 12 je spojen se vstupem 130 horní poloviny aritmetickologické sekce 13, jejíž výstup 131 je zapojen na vstup 20 horní poloviny zápisníkové paměti 2^. Funkce zapojení je následující: Při slabikové operaci zanášení konstanty do zápisníkové paměti se operand získá přímo z příslušných bitů instrukce, která je uložena v instrukčním registru 3^.
Tyto instrukční bity se dostanou přes spodní polovinu vnitřní sběrnice 5. na první vstup 90 spodní poloviny slabikového přepínače 9. a jako spodní slabika operandu projdou přes spodní polovinu aritmetickologické sekce 14 na vstup 10 spodní poloviny zápisníkové paměti J_, kam se uloží.
Současně nejvyšši bit této konstanty se dostane na druhý vstup 121 bloku konstant 12. Ovládacím signálem 123 z řadiče je vstup 121 spojen se všemi bity výstupu 122 bloku konstant 1 2, takže se znaménkový bit rozšíří na všechny bity vstupu 130 horní poloviny aritmetickologické sekce 13 a dále na vstup 20 horní poloviny zápisníkové paměti 2^, kam se uloží.
U slabikové instrukce přesun operandu z jedné do druhé buňky zápisníkové paměti se operand z výstupu 11 spodní poloviny zápisníkové paměti J_ přesune přes spodní polovinu vnitřní sběrnice 5_ na první vstup 90 spodní poloviny slabikového přepínače 2 & dále přes spodní polovinu aritmetickologické sekce 14 na vstup 10 spodní poloviny zápisníkové paměti j_, kam se uloží. Současně nejvyšši bit tohoto operandu se z výstupu 92 spodní poloviny slabikového přepínače 2 dostane na všechny bity vstupu 121 bloku konstant 12 a dále přes horní polovinu aritmetickologické sekce 13 na vstup 20 horní poloviny zápisníkové paměti 2_, kam se uloží.
Slabiková operace přesun operandu z horní poloviny operační paměti 15 do spodní poloviny zápisníkové paměti probíhá tak, že operand z výstupu 150 horní poloviny operační paměti 15 se přesune přes horní polovinu datové sběrnice 7 na vstup 40 horní poloviny datového přijímače 4^ a dále přes horní polovinu vnitřní sběrnice 6. na druhý vstup 91 spodní poloviny slabikového přepínače 2*
Tento vstup je ovládacím signálem 93 z řadiče spojen 8 výstupem 92, takže se operand dostane na vstup 140 spodní poloviny aritmetickologické sekce 14 a dále na vstup 10 spodní poloviny zápTšníkové paměti J_, kam se uloží. Současně se znaménkový bit tohoto operandu dostane na druhý vstup 121 bloku konstant 12 a dále přes horní polovinu aritmetickologické sekce 13 na vstup 20 horní poloviny zápisníkové paměti 2, kam se uloží.
Možnost využití uvedeného zapojení je v operační jednotce počítače, který má v instrukčním souboru popsaný typ operací.
Claims (1)
- PŘEDMĚT VZapojení pro rozšíření znaménka operandu se zápisníkovou pamětí, s instrukčním registrem, s datovým přijímačem a s přepínači vyznačující se tím, že nejvyšši bitYNÁLEZU výstupu /92/ spodní poloviny slabikového přepínače /9/ je zapojen na druhý vstup /121/ bloku konstant /12/.1 list výkresů
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS683579A CS204816B1 (cs) | 1979-10-08 | 1979-10-08 | Zapojení pro rozšíření znaménka operandu |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS683579A CS204816B1 (cs) | 1979-10-08 | 1979-10-08 | Zapojení pro rozšíření znaménka operandu |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS204816B1 true CS204816B1 (cs) | 1981-04-30 |
Family
ID=5416293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS683579A CS204816B1 (cs) | 1979-10-08 | 1979-10-08 | Zapojení pro rozšíření znaménka operandu |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS204816B1 (cs) |
-
1979
- 1979-10-08 CS CS683579A patent/CS204816B1/cs unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1102003A (en) | Power strobed digital computer system | |
| KR910008963A (ko) | 프로그램이 가능한 논리 장치를 위한 입력 열 구동기 | |
| KR950033803A (ko) | 다중 비트 시프트 장치, 이것을 이용한 데이타 프로세서, 및 다중 비트 시프트 방법 | |
| KR860004409A (ko) | 반도체 기억장치 | |
| KR830006739A (ko) | 데이터 처리장치 | |
| KR950034266A (ko) | 연상메모리 | |
| KR940009821A (ko) | 레지스터 화일군을 공유하는 오퍼레이션 유닛을 갖춘 데이타 프로세서 | |
| KR840005593A (ko) | 모노리식(monolithic) 반도체 메모리 | |
| CS204816B1 (cs) | Zapojení pro rozšíření znaménka operandu | |
| JPS54147738A (en) | Data processing system | |
| US4740913A (en) | Ornamental display device for electronic dictionary | |
| KR860002765A (ko) | 데이터버스 방전 회로 | |
| KR910017295A (ko) | 정보처리장치 | |
| JPS54117883A (en) | Numerical control device | |
| KR840000825A (ko) | 전자복사기의 출력 체크장치 | |
| JPS57113144A (en) | Stored program computer | |
| KR950003997A (ko) | 메모리 맵방식 입출력영역의 자동인식 장치 | |
| SU1661774A1 (ru) | Устройство дл адресации блоков пам ти | |
| KR900700937A (ko) | 래더 프로그램으로 동작할 수 있는 순서 제어기 | |
| JPS5745657A (en) | Storage device | |
| KR850000978Y1 (ko) | 마이크로 프로세서의 순차가변 메모리 지정회로 | |
| RU1797108C (ru) | Арифметическое устройство с микропрограммным управлением | |
| SU792252A1 (ru) | Система микропрограммного управлени | |
| KR960030411A (ko) | Ic 메모리 | |
| JPS56101250A (en) | Data processor |