CS204314B1 - Zapojení pro spojení pevných pamětí s proměnnou pamětí - Google Patents

Description

Vynález se týká zapojení pro spojení pevných pamětí s proměnnou pamětí, kde počet pev ných pamětí je dvě nebo více.

V oboru číslicové techniky, u zařízení vybavených pamětí, se často požaduje kombinace pevných a proměnných informaci čtených, popřípadě zapisovaných do paměti. Je to například u zaváděcích, startovacích nebo testovacích programů, které musí být k dispozici okamžitě po spuštění daného zařízení, bez ohledu na případnou destrukci dat, způsobenou např. předchozím provozem zařízení.

Dosud známá řešení užívají pro zabezpečení pevných částí programů pomocná média, ze kterých je v žádaném okamžiku převeden daný program do operační paměti, odkud se jeho provádění teprve vyvolává. Přepsání tohoto programu do operační paměti je podmíněno bu3 složitou ruční manipulací, nebo samočinně pomocí doplňujících obvodů, které jsou do zaříze ní včleněny jen pro tento účel. Případná modifikace pevné části programu pak znamená komplikace spojené s jeho vyvoláváním i přemístěním. Víc/ variant pevné části programu vede často i k zvětšení oblasti adresování obsazené adresováním pevných programů na úkor paměti proměnné.

Tyto nedostatky odstraňuje zapojení pro spojení pevných pamětí s proměnnou pamětí, které sestává z proměnné paměti, dvou adresníoh obvodů, řídicího obvodu, výstupního obvodu a více než jedné pevné paměti a více než jedné pomocné paměti. Jeho podstata spočívá v tom že datový a adresní vstup zapojení je spojen s prvním skupinovým vstupem proměnné paměti, s prvním skupinovým vstupem prvního adresního obvodu a s prvním skupinovým vstupem řídicího obvodu. Druhý skupinový vstup řídicího obvodu je spojen se skupinovým výstupem každé pomocná paměti a s prvním skupinovým vstupem výstupního obvodu. Třetí skupinový vstup vý204314 atupniho obvodu je spojen se skupinovým výstupem proměnné paměti. Druhý skupinový vstup proměnné paměti je spojen se druhým skupinovým výstupem řídicího obvodu. První skupinový výstup řídicího obvodu je spojen s prvním skupinovým vstupem každé pevné paměti. Druhý skupinový vstup každé pevné paměti je spojen se skupinovým výstupem-přiřazené pomocné paměti. 8 výstupem prvního adresniho obvodu a s výstupem druhého adresního obvodu. Vstup druhého adresního obvodu je spojen s modifikačním vstupem zapojení. Skupinový výstup každé pevné paměti je spojen s druhým skupinovým vstupem výstupního obvodu. Vnější vstup výstupního obvodu je spojen s přepínacím vstupem zapojení.

Výhodou zapojení podle vynálezu je, že jednoduchým způsobem zajišíuje spolupráci pevných a proměnných íástí programů bez nároků na zvláštní manipulaci s těmito programy před jejich vyvoláním. Zapojení je navrženo tak, že neomezuje násobnost zastoupení daná oblasti paměti a umožňuje tedy náhradu jednoho programu jiným, při zachování stejného adresováni paměti pouhým ovládáním, tzv. modifikaéním vstupem. Tento vstup zastupuje funkci doplňkového adresování adresy získané na vstupní sběrnici. Dalěí výhodou je, že délku nahrazované paměti určuje v podstatě pouze zvolený rozsah pevných pamětí, tedy přímo délka žádaného programového bloku. Výhodné je i to, že pomocná paměl nese informaci o možných způsobech kombinace dat z operační paměti, pevné paměti, případně jiného vnějSího vstupu.

Příklad zapojeni podle vynálezu je znázorněn na připojeném výkresu. Technické prostředky, jimiž je popsané zapojení realizováno, nejsou,detailně kresleny, jelikož jejich konkrétní provedeni není pro funkci zapojeni podstatné.

Proměnná paměl i je pamětí typu RAM, provedená buS jako feritová nebo polovodičová.

Oba adresní obvody 2 a i jsou kombinační obvody sestavené z hradel, případně klopných obvodů. Řídicí obvod 2 d® sekvenční obvod s klopnými obvody, registry a hradly. Pevné paměti 6,, 6? až a pomocné paměti 21 > 22 ^a® 2n d^sou paměti typu ROM. Výstupní obvod 4 sestává z registru a hradel.

Opakující se pamělové bloky pevné paměti 6,, respektive pomocné paměti 2, jsou značeny indexy 1, 2 až n, což znázorňuje násobnost těchto pamětí. Počet pevných pamětí 6 je roven počtu pomocných pamětí 2> přičemž číslo n je nejméně dvě. Jednotlivé části zapojení jsou mezi sebou propojeny takto. Datový a adresní vstup 82 zapojení je spojen s prvním skupinovým vstupem 10 proměnná paměti J_, s prvním skupinovým vstupem 20 prvního adresního obvodu 2 a s prvním skupinovým vstupem 50 řídicího obvodu 2· Druhý skupinový vstup 51 řídicího. obvodu 5, 3® spojen se skupinovým výstupem 71, , 71o až 71., každé pomocné paměti 2l» I2 2_n a s prvním skupinovým vstupem 40 výstupního obvodu 4· Třetí skupinový vstup 42 výstupního obvodu £ je spojen se skupinovým výstupem 12 proměnné paměti Skupinový vstup 11 proměnné paměti 1 je spojen s druhým skupinovým výstupem 53 řídicího obvodu 2· První skupinový výstup 52 řídicího obvodu 2 d® spojen s prvním skupinovým vstupem 60,, 60g až 60„ každé pevné paměti 6,, 6,2 á-n· Druhý skupinový vstup 62,, 62g až 62_n každé pevné paměti 6,, ,6₂ až 6,_n je spojen se skupinovým výstupem 70,, 70g až 70_r přiřazené pomocně paměti 2i» 22 až 2ft»' ® výstupem 21 prvního adresního obvodu 2 a s výstupem 31 druhého adresního obvodu 2.. Vstup 30 druhého adresního obvodu 2. je spojen s modifikačním vstupem 80 zapojení. Skupinový výstup 61,, 61 g až 61 každé pevné paměti 6,, 62 až Srn 3® spojen s druhým skupinovým vstupem 41 výstupního obvodu £. Vnější vstup 43 výstupního obvodu £ je spojen s přepínacím vstupem 81 zapojení.

Zařízení realizované podle popsaného zapojeni plní funkci zastoupení zvolené části operační paměti programem popsaným v pevné paměti. Modul pevné paměti může být použit vícenásobně, přičemž kterýkoliv zvolený modul může zastoupit tutéž zvolenou oblast operační paměti. Volbu modulu je možno ovlivnit vnějším signálem získaným např. z ovládacího panelu zařízení, jehož je zapojení součástí. 0 přiřazení adresy operační paměti nebo pevné paměti, případně o další modifikaci dat, určuje obsah pomocné paměti, která je vždy adresována společně s pevnou či operační paměti. Řídicí obvod zajišluje přenášení řídicích signálů k pamětem ze vstupní sběrnice.

Řídicí signály přiváděná na datový a adresní vstup 82 zapojení obsahuji údaj o adrese paměti a dále časové a ovládací povely. Tyto řídicí signály se přivádějí jednak na první skupinový vstup 10 proměnné paměti 1, na vstup 20 prvního adresního obvodu 2 a na první skupinový vstup 50 řídicího obvodu 2· Řídicí obvod 2 upravuje a distribuuje řídicí signály buď svým prvním skupinovým výstupem 52 přes první skupinové vstupy 60,, 60g až 60_n pevných pamětí 6,,, 6₂ až án nebo svým druhým skupinovým výstupem 53 na druhý skupinový vstup 11 proměnné paměti i. Řídicí signály řídicí obvod 2 rozděluje v závislosti na obsahu příslušné pomocné paměti 2i, 22 až 2_n> ^z jejichž výstupů 71,, 2i₂ až 2i_n ^se vedou na druhý skupinový vstup 51 řídicího obvodu 2· Současně oba adresní obvody 2 a '2. ovládají svými výstupy 21 a 31 druhé skupinové vstupy 62,, 62? až 62_n adresování pevných pamětí 6,, 6₂ až 6^ a zároveň oba adresní obvody 2 a 3 ovládají přes skupinové vstupy 70, , 70e až 70_n adresování pomocných pamětí 2i> I₂ až 2n·

Vstup 30 druhého adresního obvodu i určuje doplňující adresní údaj, kterým se rozhoduje, ke které z pevných pamětí , 6₂ až 6_n a ke které z pomocných pamětí 2l» 2₂ až 2n ^se dici a adresní signály vztahují. V případě adresování některé pevné paměti, např. druhé pevné paměti 6₂, dojde zároveň ke čtení příslušné doplňující informace ze druhé pomocné paměti 22· Doplňující údaj přečtený ze druhé pomocné paměti 22 pak ovládá řídicí obvod 2 a výstupní obvod 4 jeho prvním skupinovým vstupem JO. Tento výstupní obvod £ uvolňuje pro svůj výstup, který není na výkrese znázorněn, buď data ze svého třetího skupinového vstupu 42. což jsou data z proměnné paměti 2, nebo data ze svého druhého skupinového vstupu 41. což jsou data z pevné paměti 6 v naznačeném případě ze druhé pevné paměti 6₂; současně mohou být tato data kombinována s údaji z přepínacího vstupu 81 zapojení.

Vynálezu se využije ve výpočetní technice.

Claims (1)

1. Zapojení pro spojení pevných pamětí s proměnnou pamětí, které sestává z proměnné paměti, dvou adresních obvodů, řídicího obvodu, výstupního obvodu a alespoň jedné pevné paměti a alespoň jedné pomocné paměti, vyznačující se tím, že datový a adresní vstup (82) je spojen s prvním skupinovým vstupem (10) proměnné paměti (1), s prvním skupinovým vstupem (20) prvního adresního obvodu (.2) a s prvním skupinovým vstupem (50) řídicího obvodu (5), jehož druhý skupinový vstup (51) je spojen se skupinovým výstupem (71,, 71₂ až 71_n) každé pomocné paměti (7,, 7₂ až 7_n) a s prvním skupinovým vstupem (40) výstupního obvodu. (4), jehož třetí skupinový vstup (42) je spojen se skupinovým výstupem (12) proměnné paměti (1), jejíž druhý skupinový vstup (11) je spojen se druhým skupinovým výstupem (53) řídicího obvodu (5), jehož první skupinový výstup (52) je spojen s prvním skupinovým vstupem (60,, 60g až 60_n) každé pevné paměti (6,, 6₂ až 6_n), jejíž druhý skupinový vstup (62,, 62₂ až 62_n) je spojen se skupinovým vstupem (70·,, 70₂ až 70_n) přiřazené pomocné paměti (7,, 72 až ?n>, s výstupem (21) prvního adresního obvodu (2) a s výstupem (31) druhého adresního obvodu (3), jehož vstup (30) je spojen s modifikačním vstupem (80), přičemž skupinový výstup (61,, 61₂ až 61_n) každé pevné paměti (6,, 6g až 6_n) je spojen s druhým skupinovým vstupem (41) výstupního obvodu (4), jehož vnější vstup (43) je spojen s přepínacím vstupem (81).