CS204100B1

CS204100B1 - Method of measuring the geometrical dimensions part. the length and connection for executing the same

Info

Publication number: CS204100B1
Application number: CS44276A
Authority: CS
Inventors: Karel Bocek
Original assignee: Karel Bocek
Priority date: 1976-01-23
Filing date: 1976-01-23
Publication date: 1981-03-31

Description

Vynález se týká měření geometrických rozměrů, zejména délky, v soustavách automatického měření, za pohybu, pomocí čidel přítomnosti materiálu, rozmístěných na pohybové dráze měřeného materiálu, se zvláštním zřetelem k zamezení chybám způsobeným falešnými výstupními signály čidel, falešnými signály použitých logických obvodů a podobně.The invention relates to the measurement of geometric dimensions, in particular length, in automatic measurement systems, in motion, by means of material presence sensors disposed on the material path of the measured material, with particular regard to avoiding errors caused by false sensor output signals, false signals of used logic circuits and the like.

Tak například při známém měřeni délky pomocí dvou skupin čidel přítomnosti materiálu rozmístěných na pohybové dráze měřeného materiálu založeném na logickém hodnocení výstupních signálů těchto čidel, způsobuje falešný výstupní signál některého čidla zkreslení výsledků měření, popřípadě zmaření měření vůbec.For example, in a known length measurement using two groups of material presence sensors disposed on the movement path of the measured material based on a logical evaluation of the output signals of these sensors, a false output signal of a sensor causes measurement results to be distorted or to be thwarted at all.

Uvedená problematika je vyložena pomocí přiloženého výkresu, kde na obr, 1 je na pohybové dráze 1 měřeného materiálu 2 znázorněna jedna, skupina čidel přítomností materiálu, která se příkladně skládá z nultého čidla fo, z prvního čidla fi, z druhého čidla fs, z třetího čidla řs a ze čtvrtého čidla f4 této jedné skupiny. Dále je na této pohybové dráze 1 znázorněna druhá skupina čidel přítomnosti materiálu, která se příkladně skládá z nultého čidla Fo, z prvního čidla Fi, z druhého čidla F2 a z třetího čidla F3 této druhé skupiny.This is explained with reference to the accompanying drawing, in which, in the movement path 1 of the material to be measured 2, one sensor group is represented by the presence of material, which comprises, for example, a zero sensor f0, a first sensor fi, a second sensor fs, a third sensor. sensor 4 and from the fourth sensor f4 of this one group. In addition, a second group of material presence sensors is shown on this movement path 1, comprising, for example, a zero sensor F0, a first sensor F1, a second sensor F2 and a third sensor F3 of this second group.

Přii přechodu jednotlivého kusu 2 ve směru S pohybové dráhy 1 se v časovém okamžiku přechodu čela tohoto kusu 2 místem třetího čidla F3 druhé skupiny, který následoval po předchozím okamžiku přechodu konce tohoto kusu 2 místem čtvrtého čidla £4 jedné skupiny se na základě výstupních signálů čidel jedné skupiny fo, £1, £2, £3, čidel druhé skupiny Fo, Fi, Fz, F3 zařazuje s výhodou automaticky pomocí připojené logické sítě, délka jednotlivého kusu 2 do některé z předem stanovených délkových skupin.On the passage of the individual piece 2 in the direction S of the movement path 1, at the time of the passage of the face of the piece 2 instead of the third sensor F3 of the second group following In one of the groups F0, E1, E2, E3, the sensors of the other group F0, F1, F2, F3 preferably automatically assigns the length of the individual piece 2 to one of the predetermined length groups by means of a connected logical network.

Předpokladem správné funkce je vznik signálu indikujícího okamžik přechodu konlee jednotlivého kusu 2 místem čtvrtého čidla £4 jedné skupiny. V reálných soustavách provozních měření dochází k chybám způsobeným falešnými výstupními signály čidel. Tak například při měření délky Sochorů ve válcovnách za tepla dochází k zpožděné změně například zániku výstupního signálu čtvrtého čidla £4, například spadnutými okujemi na valníku a podobně. Vznikne-li tento zánik signálu až po předchozím přechodu čela jednotlivého kusu 2 místem třetího čidla F3 druhé skupiny, je změření a zaregistrování prošlého kusu zcela zmařeno.A prerequisite for proper operation is the generation of a signal indicating the moment when the individual piece 2 is crossed instead of the fourth sensor 4 of one group. In real operating measurement systems, errors occur due to false sensor output signals. Thus, for example, when measuring the billet length in hot rolling mills, there is a delayed change in, for example, the output signal of the fourth sensor 64, for example, by dropped scales on the platform and the like. If this signal loss occurs only after a previous pass of the face of the individual piece 2 instead of the third sensor F3 of the second group, the measurement and registration of the passed piece is completely frustrated.

Tyto nevýhody odstraňuje způsob měření geometrických rozměrů, zejména délky podle vynálezu, prováděný za pohybu pomocí jedné skupiny čidel přítomnosti materiálu a druhé skupiny čidel přítomnosti materiálu rozmístěných fixně na pohybové dráze měřeného materiálu, jehož podstata spočívá v tom, že při přechodu jednotlivého měřeného 'kusu místy těchto čidel se uvolňuje tok výstupních signálů těchto čidel jednak v časovém okamžiku přechodu konce tohoto měřeného kusu místem krajního čidla, a jednak v časovém okamžiku dosažení předem stanovené logické kombinace stavu předem zvolených čidel.These disadvantages are overcome by the method of measuring the geometric dimensions, in particular the length according to the invention, carried out by means of one group of material presence sensors and another group of material presence sensors fixedly fixed on the movement path of the measured material. These sensors release the flow of the output signals of these sensors both at the time of passing the end of the measured piece instead of the extreme sensor, and on the other hand at the time of reaching a predetermined logical combination of the state of the preselected sensors.

Jako čidlo přítomnosti materiálu se rozumí zařízení pro dvouhodnotovou indikaci stavu — materiál v místě čidla přítomnosti materiálu je, — materiál v místě čidla přítomnosti materiálu není. Jedná se běžně o fotobuňku s diskrétním výstupem, citlivou na změnu světelného toku žhavého materiálu určeného pro válcování.As material presence sensor is meant a device for two-valued status indication - the material at the material presence sensor is, - the material at the material presence sensor is not. It is usually a photocell with a discrete output, sensitive to the change of luminous flux of hot material intended for rolling.

Předností způsobu podle vynálezu je zajištění byť ne zcela přesného změření jednotlivého kusu i v případech vzniku falešných výstupních signálů čidel přítomnosti materiálu, jakož i zamezení úplného měření a spojeného se zaregistrováním délkové skupiny popřípadě jednotlivého kusu vůbec, a to ták, že se opakovaně provede uvolnění toku výstupních signálů čidel do vyhodnocovací logické sítě v časovém okamžiku dosažení stavu předem vyhraných čidel shodného s předem nebo průběžně stanovenou logickou kombinací stavu těchto čidel, například v časovém okamžiku dosažení stavu — materiál nepřítomen v místě prvního čidla ři, v místě druhého čidla fz, v místě třetího čidla fs podle předem zvolené funkce stavu, například funkce logického součinu těchto stavů, podle majorantní logické funkce výběr dvou ze tří a podobně. Tuto podmínku je výhodné vázat na předchozí trvání stavu — materiál je přítomen v místě krajního čidla fi jedné skupiny.The advantage of the method according to the invention is to ensure a single piece measurement even if not exactly accurate even in the case of false output signals of the material presence sensors, as well as to prevent complete measurement and associated with registering the length group or single piece at all. the output signals of the sensors to the evaluation logic network at the time when the state of the pre-won sensors coincides with a predetermined or continuously determined logical combination of the state of these sensors, for example at the time of reaching the material a third sensor fs according to a preselected state function, e.g. This condition is advantageous to bind to the previous state of the state - the material is present at the location of the extreme sensor fi of one group.

Totéž platí o logických funkcích vztažených na výstupní signály shodných čísel.The same applies to logic functions related to output signals of identical numbers.

Na obr. 2 je znázorněn příklad zapojení jednoduché logické sítě k provádění způsobu podle vynálezu.Fig. 2 shows an example of a simple logical network connection for carrying out the method according to the invention.

Zapojení podle obr. 2 se skládá z prvního časového členu Ti se vstupem ii, z paměťového obvodu P s prvním záznamovým vstupem pi, s druhým záznamovým vstupem pz a s mazacím vstupem po, z kombinačního obvodu K s prvním vstupem ki, s druhým vstupem kz a s třetím vstupem k3, z druhého časového členu Tz se vstupem tz, z hradla H se vstupem h a s řídicím vstupem ;nThe circuit according to FIG. 2 consists of a first timing element Ti with an input ii, a memory circuit P with a first recording input pi, a second recording input pz and a lubrication input po, a combination circuit K with a first input ki, a second input kz as by the third input k3, from the second time member Tz with the input tz, from the gate H with the input has a control input; n

Výstup prvního časového členu Ti je spojen s prvním záznamovým vstupem pi paměťového obvodu P, výstup kombinačního obvodu K je spojen se vstupem tz druhého časového členu Tz, výstup tohoto druhého časového členu Tz je spojen s druhým záznamovým vstupem pz paměťového obvodu P, jehož výstup je spojen s řídicím vstupem x hradla H. Vstupní zapojení S je spojeno se vstupem tohoto hradla H, jehož výstup je spojen s výstupem zapojení X.The output of the first time member T1 is connected to the first recording input pi of the memory circuit P, the output of the combining circuit K is connected to the input tz of the second time member Tz, the output of the second time member Tz is connected to the second recording input pz of the memory circuit P connected to the control input x of the gate H. The input wiring S is connected to the input of this gate H, the output of which is connected to the output of the wiring X.

Jako časový člen Ti, Tz se uvažuje logický obvod s takovou časovou logickou funkcí, že při vzniku jedničkového logického signálu na vstupu obvodu vzniká jedničkový logický impulsní signál na výstupu tohoto obvodu.As a timing element T 1, T 2, a logic circuit with a time logic function is considered such that when a one logic signal is generated at the input of the circuit, a one logic pulse signal is produced at the output of that circuit.

Jako paměťový obvod P se uvažuje klopný obvod, dvojková paměť a podobně s prvním záznamovým vstupem pi, s druhým záznamovým vstupem pz, a s mazacím vstupem po, kde časové trvání signálu na výstupu tohoto obvodu je vymezeno začátkem signálu na prvním záznamovém vstupu pi popřípadě začátkem signálu na druhém záznamovém vstupu pz, a začátkem signálu na mazacm vstupu po.A memory circuit P is considered a flip-flop, a binary memory and the like with a first recording input pi, a second recording input pz, and a deletion input po, where the signal duration at the output of this circuit is defined by at the second recording input pz, and the start of the signal at the erasing input after.

Jako kombinační obvod K se uvažuje logický obvod s kombinační logickou funkcí, zejména obvod s funkcí logického součinu, kde jedničkový logický signál na prvním vstupu ki, jedničkový logický signál na druhém vstupu k2, a jedničkový logický signál na třetím vstupu ks způsobují vybuzení jedničkového logického signálu na výstupu tohoto obvodu.Combination circuit K is considered to be a logic circuit with a combination logic function, in particular a logic product function, where the one logic signal at the first input ki, the one logic signal at the second input k2, and the one logic signal at the third input ks cause the one logic signal at the output of this circuit.

Jako hradlo H se uvažuje logický obvod se vstupem has řídicím vstupem x, kde jedničkový logický signál na řídicím vstupu λ- otevírá průchod tohoto hradla H pro jedničkový logický signál ze vstupu h na výstup tohoto hradla H. Jako hradlo H lze též uvažovat logický obvod s funkcí logického součinu vztaženo na vstup h a na řídicí vstup κ.The gate H is considered to be a logic circuit with input has control input x, where the one logic signal at control input λ- opens the passage of this gate H for the one logic signal from input h to the output of this gate H. functions of logic product related to input ha to control input κ.

Na obr. 2 jsou dále znázorněny vedlejší vstupy, a to první vedlejší vstup fi spojený s prvním vstupem ki kombinačního obvodu K, druhý vedlejší vstup f2 spojený β druhým vstupem kz kombinačního obvodu K, třetí vedlejší vstup f3 spojený s třetím vstupem k3 tohoto kombinačního obvodu K, a krajní vedlejší vstup ft spojený se vstupem ti prvního časového členu Ti.FIG. 2 further illustrates the sub-inputs, the first sub-input fi associated with the first input k1 of the combination circuit K, the second sub-input f2 connected with the second input kz of the combination circuit K, the third sub-input f3 connected with the third input k3 of the combination circuit K, and the ultimate bypass input ft associated with the input ti of the first time member Ti.

Návaznost na čidla přítomnosti materiálu jedné skupiny je taková, že vedlejší vstupy zapojení a krajní vedlejší vstup zapojení jsou jednotlivě napojeny na výstupy shodně označených čidel tak, že první vstup ki kombinačního obvodu K je spojen s inverzním výstupem prvního čidla fi přítomnosti materiálu, popřípadě s výstupem tohoto čidla přes obvod logické inverze, druhý vstup kz kombinačního obvodu K je spojen s inverzním výstupem druhého čidla fz přítomnosti materiálu, popřípadě s výstupem tohoto čidla přes obvod logické inverze, třetí vstup ks kombinačního obvodu K je spojen s inverzním výstupem třetího čidla Í3 přítomnosti materiálu, popřípadě s výstupem tohoto čidla přes obvod logické inverze, a vstup ti prvního časového členu Ti je spojen s inverzním výstupem čtvrtého čidla fi přítomnosti materiálu, které představuje krajní čidlo přítomnosti materiálu, popřípa204100 dě s výstupem tohoto čidla přes obvod logické inverze.The connection to the material presence sensors of one group is such that the secondary wiring inputs and the extreme secondary wiring input are individually connected to the outputs of identically labeled sensors so that the first input k1 of the combination circuit K is connected to the inverse output the second input kz of the combination circuit K is connected to the inverse output of the second material presence sensor f or the output of the sensor via the logic inversion circuit, the third input kc of the combination circuit K is connected to the inverse output of the third material presence sensor 13 and optionally the output of this sensor through the logic inversion circuit, and the input t1 of the first time element T1 is connected to the inverse output of the fourth material presence sensor fi, which represents the extreme material presence sensor, or the output of this material. o sensors across the logic inverse circuit.

Vstup h hradla H je spojen se vstupem zapojení S, výstup tohoto hradla H je spojen s výstupem zapojení X.The gate input H is connected to the wiring input S, the output of this gate H is connected to the wiring output X.

Funkce zapojení podle obr. 2 je taková, že v časovém okamžiku přechodu konce jednotlivého kusu 2 místem čtvrtého čidla h jedné skupiny přichází jedničkový signál na vstup ti prvního časového členu Ti a způsobuje vybuzení jedničkového impulsního signálu na výstupu tohoto časového členu Ti. Tento signál přechází na první záznamový vstup pi paměťového obvodu P a způsobuje vybuzení jedničkového signálu na jeho výstupu.The wiring function of FIG. 2 is such that at the time of passing of the end of the individual piece 2 instead of the fourth sensor h of one group, a one signal arrives at the input t1 of the first time member T1 and causes the one signal to be energized. This signal passes to the first recording input pi of the memory circuit P causing the one signal to be excited at its output.

Takto vzniklý jedničkový signál přechází z výstupu paměťového obvodu P na řídicí vstup κ hradla H a uvolňuje průchod signálů ze vstupu h na výstup tohoto hradla H, tj. uvolňuje průchod signálů ze vstupu zapojení S ,na výstup zapojení X.The resulting single signal passes from the output of the memory circuit P to the control input κ of the gate H and releases the passage of the signals from the input h to the output of this gate H, i.e. releases the passage of the signals from the input of the S connection to the output of the X.

V časových okamžicích přechodu konce jednotlivého kusu 2 místem třetího čidla Í3, mísťeim druhého čidla fz, místem prvního čidla fi jedné skupiny vznikají postupně jedničkové signály na vstupech ki, kž, k3 kombinačního obvodu K, přičemž v časovém okamžiku přechodu konce tohoto kusu 2 místem prvního čidla fi způsobuje logický součin těchto signálů vybuzení jedničkového signálu na výstupu tohoto obvodu K. Tento jedničkový signál přechází na vstup t2 druhého časového členu Tz a způsobuje na jeho výstupu vybuzení jedničkového impulsního signálu, který přechází na druhý záznamový vstup pz paměťového obvodu P.At the moment of transition of the end of the individual piece 2 instead of the third sensor 13, instead of the second sensor fz, instead of the first sensor fi of one group, one signals are generated successively at inputs k1, k, k3 of the combination circuit K. sensor fi causes the logic product of these signals to excite the one signal at the output of this circuit K. This one signal passes to the input t2 of the second timing element Tz and causes its output to excite the one pulse signal that passes to the second recording input pz of the memory circuit P.

V případě, že od čtvrtého čidla f4 signál na první záznamový vstup pi paměťového obvodu P nepřišel, anebo jinak například z důvodu poruchy nedošlo k záznamu, způsobuje signál na druhém záznamovém vstupu p2 náhradní záznam, který ve svém konečném důsledku způsobuje náhradní uvolnění průchodů signálů ze vstupu zapojení S na výstup zapojení X.In case the signal from the fourth sensor f4 has not received the signal at the first recording input pi, or otherwise it has not been recorded due to a failure, for example, the signal at the second recording input p2 causes a substitute recording which ultimately causes compensatory release of signals. input wiring S to output wiring X.

Přivedením jedničkového signálu na mazací vstup pa, například na konci měření, se paměťový obvod P vymazává, a tím se zapojení uvádí do výchozího stavu.Applying a 1-signal to the lubrication input pa, for example at the end of the measurement, clears the memory circuit P, thereby resetting the wiring.

Vstup zapojení S je propojen s výstupy čidel přítomnosti materiálu Fo, Fi, F2, Fs druhé skupiny, například přes časové členy, na jejichž výstupech vznikají v časových okamžicích přechodu čela jednotlivého kusu 2 impulsní signály, a přes obvod logického součtu tak, že výstupy těchto časových členů jsou spojeny jednotlivě se vstupy tohoto obvodu, a výstup tohoto obvodu je spojen se vstupem zapojení S.The wiring input S is coupled to the outputs of the other material presence sensors Fo, Fi, F2, Fs of the second group, for example via timers whose outputs generate pulse signals at the time points of the front of the individual piece 2 and through the logic sum circuit. the time elements are connected individually to the inputs of this circuit, and the output of this circuit is connected to the input of the wiring S.

Signál, který přešel přes hradlo H na výstup zapojení X, vyvolává měření, popřípadě náhradní měření.The signal that passed through the gate H to the output of wiring X causes a measurement or alternate measurement.

Další příkladné zapojení k provádění způsobu podle vynálezu záleží v tom, že kombinační obvod K představuje obvod s funkcí negace logického součtu, vztaženo na vstupy ki, k2, k3 spojené přímo s výstupy čidel fi, f2, f3 přítomnosti materiálu první skupiny. Předností tohoto zapojení je minimální počet logických obvodů, které řeší příslušné kombinační funkce.A further exemplary circuit for carrying out the method of the invention is that the combination circuit K is a logic sum negation function relative to the inputs k1, k2, k3 connected directly to the outputs of the first group material sensors f1, f2, f3. The advantage of this connection is the minimum number of logic circuits that solve the respective combination functions.

Způsob podle vynálezu se uplatňuje při měření zejména v těžkých provozních podmínkách, například válcovnách, kde rušivý vliv prostředí způsobuje vznik falešných výstupních signálů použitých čidel, například nepravidelný vznik a zánik výstupních signálů a podobně.The method according to the invention is applied particularly in heavy-duty operating conditions, for example rolling mills, where the environmental disturbance causes false output signals of used sensors, for example irregular output and disappearance of output signals and the like.

Claims

SUBJECT

Method for measuring geometric dimensions, in particular length, carried out by means of one group of material presence sensors and another group of material presence sensors fixedly fixed on the movement path of the material to be measured, characterized in that the flow of output signals is released These sensors, on the one hand, at the time of passing the end of the measured piece by the point of the extreme sensor, and on the other hand, at the time of reaching a predetermined logical combination of the state of the preselected sensors.

2. A wiring for carrying out the method according to claim 1, characterized in that the extreme secondary inlet (fd) is connected to the inlet (ti) of the first

OF THE INVENTION a timing element (Ti), wherein the output of this timing element (Ti) is connected to a first recording input (P1 of a memory circuit (P) whose output is connected to a control input (; <) of the gate (H); ) is connected to the first input (ki) of the combination circuit (Kj), the second secondary input (fz) is connected to the second input (kz) of the combination circuit (K), or the third secondary input (13) is connected to the third input (ks) of the combination circuit (K), where the output of this combination circuit (K) is connected to the second recording input (pz) of the memory circuit (P), and the wiring input (S) is connected to the gate input (h), the output of which is connected with wiring output (X).