CS202736B1

CS202736B1 - Connection of synchronization course creation

Info

Publication number: CS202736B1
Application number: CS427478A
Authority: CS
Inventors: Vladimir Bryksi; Otto Boruvka
Original assignee: Vladimir Bryksi; Otto Boruvka
Priority date: 1978-06-29
Filing date: 1978-06-29
Publication date: 1981-01-30

Description

Vynález se týká zapojení obvodu tvorby synchronizačních průběhů pro zdroj zapalovacích impulsů tyristorového měniče.BACKGROUND OF THE INVENTION 1. Field of the Invention The invention relates to a circuit for generating synchronization waveforms for a thyristor transducer ignition source.

Dosavadní způsob řešení používá paralelního zpracování synchronizačních frekvencí. Pro tvorbu zapalovacích impulsů je nutno získat průběhy, které mají daný fázový a frekvenční vztah k základní harmonické synchronizační frekvenci. Při změně parametrů některého z paralelně řazených bloků dojde k fázově různému přenosu jednotlivých synchronizačních větví a v důsledku toho i k nesymetrickému vytváření zapalovacích impulsů.The prior art method uses parallel processing of synchronization frequencies. To generate ignition pulses, it is necessary to obtain waveforms that have a given phase and frequency relationship to the fundamental harmonic synchronization frequency. Changing the parameters of one of the parallel-connected blocks will result in phase-different transmission of the individual synchronization branches and, as a result, asymmetric generation of ignition pulses.

Nevýhody dosavadního řešení odstraňuje zapojení obvodu podle vynálezu, jehož podstatou je, že výstup zdroje synchronizační frekvence je připojen na vstup bloku filtru a jeho výstup na první vstup fázově citlivého členu, jehož výstup je připojen na vstup fázově citlivého členu a jehož výstup je připojen ne vstup dolnofrekvenčního filtru. Výstup dolnofrekvenčního filtru je připojen na vstup řízeného oscilátoru a jeho výstup je připojen na vstup řadiče. Výstup řadiče je připojen na druhý vstup zpožďovacího bloku, jehož výstup je připojen na vstup fázově citlivého členu. Výstup zdroje synchronizační frekvence je připojen na vstup bloku vyhodnoceni ztráty synchronizační frekvence, jehož výstup je připojen na druhý vstup fázově citlivého členu. Výstup bloku vyhodnocení Ztráty synchronizační frekvence je připojen na vstup bloku zpracování ztráty synchron!202 736Disadvantages of the prior art are eliminated by the circuit according to the invention, which is based on the fact that the output of the synchronization frequency source is connected to the input of the filter block and its output to the first input of the phase sensitive element. low frequency filter. The output of the low-frequency filter is connected to the input of the controlled oscillator and its output is connected to the input of the controller. The controller output is connected to the second input of the delay block, the output of which is connected to the input of the phase sensitive element. The output of the sync frequency source is connected to the input of the sync frequency loss evaluation block, the output of which is connected to the second input of the phase sensitive member. The output of the Sync Loss evaluation block is connected to the input of the Sync Loss Processing Block 202 736

202 730 zace. Jeden výstup řadiče je připojen na druhý vstup zdroje zapalovacích impulsů. Druhý výstup řadiče je připojen na vatup časovačlho členu, jehož jeden výstup je připojen na vstup zdroje zapalovacích impulsů a druhý výstup časovacího členu je připojen na prvni vstup zpožďovacího bloku.202 730 foundation. One controller output is connected to the other input of the ignition pulse source. The second output of the controller is connected to the input of the timer, one output of which is connected to the input of the ignition pulse source and the other output of the timer is connected to the first input of the delay block.

Zapojení obvodu podle vynálezu zpracovává pouze jednu synchronizační frekvenci, přičemž při časová nebo teplotní změně parametrů, při zpracování analogových signálů, se nezmění symetrie zapalovacích impulsů. Zpracováni synchronizační frekvence pouze v jediném kanále umožňuje řešit obvod filtru velmi kvalitně, což vede k možnosti použít přímo silovou část měniče jako zdroje synchronizace. Zapojení obvodu podle vynálezu umožňuje správnou činnost zdroje zapalovacích impulsů ještě určitou dobu po ztrátě synchronizační frekvence.The circuit according to the invention processes only one synchronization frequency, and the ignition pulse symmetry does not change when the parameters change over time or temperature, when analog signals are processed. The processing of the synchronization frequency in only one channel makes it possible to solve the filter circuit very well, which leads to the possibility of using the power part of the inverter directly as a source of synchronization. The circuit according to the invention allows the ignition source to function properly for some time after the synchronization frequency is lost.

Na přiloženém výkrese je zobrazeno zapojení obvodu tvorby synchronizačních průběhů podle vynálezu.In the attached drawing, the circuit of the synchronization waveform according to the invention is shown.

Výstup 13 zdroje 1 synchronizační frekvence je připojen na vstup 21 bloku filtru 2, jehož výstup 22 je připojen na vstup 31 fázově citlivého členu 2· Výstup 12 zdroje 1 synchronizační frekvence je připojen na vstup 61 bloku vyhodnocení ztráty synchronizační frekvence 6, jehož výstup 63 je připojen na vstup 32 fázově citlivého členu 2» a výstup 62 bloku vyhodnocení ztráty synchronizační frekvence 6 na vstup 91 bloku zpracování ztráty synchronizace 2,. Výstup 34 fázově citlivého členu J je připojen na vatup 41 dolnofrekvenčního filtru i, jehož výstup 42 je připojen na vstup 51 řízeného oscilátoru 2» jehož výstup 52 je připojen na vstup 84 řadiče 8. Výstup 81 řadiče 8 je připojen na vstup 73 zpožďovacího bloku 7, jehož výstup 71 je připojen na vstup 33 fázově citlivého členu 1· Výstup 82 řadiče 8 je připojen na vstup 102 časovacího členu 10, jehož výstup 103 je připojen na vstup 111 zdroje zapalovacích impulsů 11, přičemž výstup 83 řadiče 8 je připojen na vstup 112 zdroje zapalovacích impulsů 11. Výstup 101 časovacího členu 10 je připojen na vstup 72 zpožďovacího bloku χ.The output 13 of the sync frequency source 1 is connected to the input 21 of the filter block 2, whose output 22 is connected to the input 31 of the phase sensitive member 2. connected to the input 32 of the phase sensitive member 2 and the output 62 of the sync loss evaluation block 6 to the input 91 of the sync loss processing block 2 ,. The output 34 of the phase sensitive element J is connected to the low-pass filter input 41, whose output 42 is connected to the input 51 of the controlled oscillator 2, whose output 52 is connected to the input 84 of the controller 8. whose output 71 is connected to the input 33 of the phase sensitive element 1 · The output 82 of the controller 8 is connected to the input 102 of the timing member 10, the output 103 of which is connected to the input 111 of the ignition pulse source 11; ignition output 11. The output 101 of timing member 10 is connected to input 72 of delay block χ.

Funkce zapojení obvodu podle vynálezu je následující: Frekvence z výstupu 13 zdroje synchronizační frekvence je po filtraci zavedena na první vstup JI fázově citlivého členu J, jeho druhá vstupní frekvence je přivedena z výstupu 71 zpožďovacího bloku χ.The circuitry function according to the invention is as follows: The frequency from the output 13 of the synchronization frequency source is after filtering applied to the first input J1 of the phase-sensitive member J, its second input frequency is supplied from the output 71 of the delay block χ.

Ze zdroje 1 synchronizační frekvence je také přivedena frekvence na vstup 61 bloku vyhodnocení ztráty synchronizační frekvence 6, který signálem z výstupu £J blokuje činnost fázově citlivého členu J v okamžiku výpadku synchronizační frekvence. Signál o ztrátě synchronizační frekvence je rovněž zaveden do bloku zpracování ztráty synchronizace g.From the synchronization frequency source 1, the frequency is also supplied to the input 61 of the synchronization frequency loss evaluation block 6, which blocks the operation of the phase-sensitive member J at the time of the synchronization frequency failure by a signal from the output J. The sync frequency loss signal is also input to the sync loss processing block g.

Signál z výstupu 34 fázově citlivého členu J je filtrován v dolnofrekvenčním filtru £ a je přiveden na vstup 51 řízení oscilátoru g. Podle odchylky frekvence na vstupu 33 od frekvence na vstupu 31 fázově citlivého členu J se ovlivňuje činnost řízeného oscilátoru tak, aby mezi oběma frekvencemi byla frekvenční i fázová shoda, ňadič 8, připojený na výstup 52 řízeného oscilátoru 2, vytváří na výstupu 83 požadovaný systém frekvencí pro zdroj zapalovacích impulsů 11. Výběr jedné nebo několika z nich na vstup 112 zdroje zapa202 736 lovacích impulsů 11 je umožněno nafázovérií systému. Jedna z výstupních frekvencí řadiče 8, které je při průchodu zpožďovacím blokem χ zpožděna o dobu určenou časovacím členem 10, je použita jako vstupní signál fázově citlivého členu J. Signál z výstupu 103 časovacího členu 10 je dalěím synchronizačním průběhem pro zdroj zapalovacích impulsů 11. Použití zpožďovacího bloku χ a časovacího členu 10 umožňuje fázové posunutí celého synchronizačního systému na výstupu 83 řadiče 8 směrem dopředu. V následujícím bloku zdroje zapalovacích impulsů 11 je tedy možno srovnávat informace z časovacího členu 10 na vstupu 111 a fázové informace na vstupu 112 a vytvořit synchronizační průběh, jehož fáze mé správně definovaný vztah k průběhu na prvním vstupu 31 fázově citlivého členu χ, který je nezávislý na době časování časovacího členu 10.The signal from the output 34 of the phase sensitive element J is filtered in the low frequency filter 6 and applied to the input 51 of the oscillator g. According to the deviation of the frequency at the input 33 from the frequency at the input 31 of the phase sensitive member J, the operation of the controlled oscillator The frequency controller 8, connected to the output 52 of the controlled oscillator 2, produces at the output 83 the desired frequency system for the ignition pulse source 11. The selection of one or more of them at the input 112 of the ignition pulse source 736 is enabled by the system. One of the output frequencies of the controller 8, which is delayed by the time determined by the timing member 10 as it passes through the delay block χ, is used as the input signal of the phase sensitive member J. The signal from the output 103 of the timing member 10 is another synchronization waveform for the ignition pulse source. The delay block χ and the timing member 10 allow for a phase shift of the entire synchronization system at the output 83 of the controller 8 forwards. Thus, in the next ignition pulse source block 11, it is possible to compare information from the timing member 10 at input 111 and phase information at input 112 to create a synchronization waveform whose phase has a correctly defined relationship to the waveform at first input 31 of the phase sensitive element χ. at the timing time of the timing member 10.

Claims

A circuit for generating a synchronization waveform comprising a synchronization frequency source, a filter block, a phase sensitive member, a low frequency member, a controlled oscillator, a delay block, a controller, a timing member and an ignition pulse source, characterized in that the output (13) the frequency is connected to the input (21) of the filter block (2) whose output (22) is connected to the first input (31) of the phase sensitive element (3), whose output (34) is connected to the input (41) of the low frequency filter ), whose output (42) is connected to the input (51) of the controlled oscillator (5), whose output (52) is connected to the input (84) of the controller (8), whose output (81) is connected to the second input (73) a delay block (7) whose output (71) is connected to the input (33) of the phase sensitive member (3), the output (12) of the sync frequency source (1) being connected to the input (61) of the synchronization loss block (6) the output frequency (63) of which is connected to the second input (32) of the phase sensitive member (3) and whose output (62) is connected to the input (91) of the sync loss processing block (9), one controller output (83) (8) is connected to the second input (112) of the ignition pulse source (11) and the second output (82) of the controller (8) is connected to the input (102) of the timing member (10) whose one output (103) is connected to the input (111) an ignition pulse source (11) and a second output (101) of which is connected to a first input (72) of the delay block (7).