CS199839B1

CS199839B1 - Connexion for signal selection

Info

Publication number: CS199839B1
Application number: CS757975A
Authority: CS
Inventors: Karel Bocek
Original assignee: Karel Bocek
Priority date: 1975-11-11
Filing date: 1975-11-11
Publication date: 1980-08-29

Description

(54) Zapojení pro výběr signálů(54) Signal selection wiring

Vynález se týká zapojení s logickými obvody pro výběr signálů, zejména signálů impulsních. Jsou známá zapojení,například zapojení klopných obvodů v kaskádě za sebou v čítačovém, registrovém a podobném zapojení, kte.rá umožňují prosté čítání impulsů, reversibilní Čítáni impulsů, střídání impulsů, posuv impulsů apod.The invention relates to a circuit with logic circuits for selecting signals, in particular pulse signals. Connections such as cascade flip-flops in counter, register, and the like circuits are known which allow simple pulse counting, reversible pulse counting, pulse rotation, pulse shift, and the like.

V aplikaci na praktická měření se projevují nevýhody těchto zapojení v tom, že v oblasti odměřování Sasu, počítání počtu kusů se vyznačují malou přizpůsobivostí nejrůznějsím požadavkům provozního měření se zvláštními požadavky na možnosti průběžných změn pracovního režimu.The application of practical measurements has the disadvantage of such circuitry in that, in the area of the Sase metering, piece counting, they are characterized by low adaptability to a variety of operational measurement requirements with special requirements for the possibility of continuous changes to the operating mode.

Tyto nevýhody odstraňuje zapojení pro výběr signálů podle vynálezu, složené ze dvou čítačů, z hradla a z paměťového obvodu jehož podstata epočívá v tom, že výatup prvního čítače je spojen a mazacím vstupem paměťového obvodu, jehož záznamový vetup je spojen a výstupem druhého čítače, jehož vstup je připojen na výetup hrdla a řídicí vstup tohoto hradla je spojen a výstupem paměťového obvodu, přičemž vstup prvního čítače představuje zároveň první vstup zapojeni a vstup hradla představuje zároveň druhý vstup zapojení, zatímco výetup hradla představuje zároveň první výetup zapojení, a výetup druhého čítače představuje zároveň druhý výatup zapojení.These drawbacks are eliminated by the two-counter signal selection circuit of the gate and the memory circuit, which consists in that the output of the first counter is connected and the erase input of the memory circuit whose recording vetup is connected and the output of the second counter whose input is connected to the throat output and the control input of this gate is connected to the memory circuit output, wherein the first counter input is the first wired input and the gate input is the second wiring input, while the gate output is the first wiring output and the second counter output second outlet connection.

Předností zapojení podle vynálezu je akuteřnoat, že umožňuje provádět přesně definovaný výběr signálů podle předem nebo průběžně stanovených podmínek tohoto výběru, týkajl199 839The advantage of the connection according to the invention is that it makes it possible to perform a precisely defined selection of signals according to predetermined or continuously determined conditions of this selection, namely

199 839 cích se pořadí a počtu signálů, zejména signálů impulsních, a to na základe vstupních signálů a časové pevnou, popřípadě zcela proměnlivou frekvenci.The sequence and number of signals, in particular pulse signals, is determined on the basis of the input signals and the time-fixed or completely variable frequency.

Zapojení podle vynálezu je v příkladném provedení znázorněno na přiloženém výkrese.The circuit according to the invention is shown in the accompanying drawing in an exemplary embodiment.

Obr. 1 znázorňujeczákladní spojení prvního čítače , druhého čítače, hradla a paměťového obvodu, obr. 2 znázorňuje odvozené spojení a použitím hradla a řídicím vstupem a a přídavným řídícím vstupem, obr. 3 znázorňuje dalěí odvozená spojení s kombinovaným propojením výstupu druhého čítače ae vstupy použitých prvků β použitím přídavného časového obvodu, a posléze obr. 4 znázorňuje toto dalěí odvozené spojeni provedené přímo bez přídavného časového obvodu.Giant. 1 shows the basic connection of the first counter, the second counter, the gate and the memory circuit, FIG. 2 shows the derived connection and using the gate and the control input and the auxiliary control input; 4 shows this further derived connection made directly without the additional time circuit.

Na obr. 1 je znázorněn první vstup S^, druhý vstup S_g, prvni výstup Xp druhý výstup X₂ zapojení. Prvni vstup S,zapojeni je spojen se vstupem n₁ prvního čítače Np jehož výetup<N₁> je spojen s mazacím vstupem ²p paměťového obvodu P.FIG. 1 shows a first input S ^, S _g second input, the first output of the second output Xp _X2 connections. The first input S, the wiring is connected to the input n _{1 of the} first counter Np, whose output <N ₁ > is connected to the lubrication input ² p of the memory circuit P.

Druhý vstup Sg zapojení je spojen se vstupem £ hradla H, jehož výatup<H> je spojen a prvním výstupem X^.The second wiring input Sg is connected to the gate input H, whose output <H> is connected to the first output X ^.

Řídící vstup H hradla H je spojen a výstupem paměťového obvodu P. Výstup <H> hradla II je dále epojen se vstupem n? druhého čítače Ng, jehož výstup<N-> je epojen s druhým výstupem Xg zapojení a dále se záznamovým vstupem *p paměťového obvodu P.Gate control input H is coupled to the memory circuit output P. The output <H> of gate II is further coupled to input n? the second counter Ng, whose output <N-> is connected to the second output Xg of the circuit and further to the recording input * p of the memory circuit P.

První čítač N^ představuje čítač impulsů, složený například z klopných obvodů spoje ných v kaskádě za sebou, s pevnou, popřípadě proměnlivou čítači kapacitou, řešenou jako předvolba koncového stavu čítače, popřípadě jako předvolba počátečního stavu tohoto čítače.The first counter N1 is a pulse counter composed, for example, of flip-flops connected in cascade in series, with a fixed or variable counter capacity, designed as a preselection of the end state of the counter or as a preselection of the initial state of the counter.

Paměťový obvod P představuje dvojkovou paměť, klopný obvod a podobně aa záznamovýmThe memory circuit P represents a binary memory, a flip-flop, and the like and a recording circuit

2 vstupem p a mazacím vstupem p.2 inlet p and lubrication inlet p.

Hradlo H představuje kombinační logický obvod, například obvod s funkcí logického součinu, vztaženo na vatup ¢. a na řídicí vstup 3C a podobně.The gate H represents a combinational logic circuit, for example a circuit with the function of a logic product, based on vatup ¢. and to control input 3C and the like.

Druhý čítač Ng představuje čítač impulsů složený například z klopných obvodů spojených v kaskádě za aabou, a pevnou, popřípadě proměnlivou čítači kapacitou řešenou jako předvolba koncového stavu čítače, popřípadě jako předvolba počátečního stavu tohoto čítače.The second counter Ng represents a pulse counter composed, for example, of flip-flops connected in cascade downstream of the aab, and a fixed or variable counter capacity designed as a preselection of the end state of the counter or as a preselection of the initial state of the counter.

Funkoe zapojení pro výběr signálů v příkladném provedení podle obr. 1 je taková, že první čítač Nj ačítává impulsy, které přicházejí na první vstup S. zapojeni, popřípadě na vatup Hj tohoto prvního čítače 7 okamžiku zaplněni čítaoi kapacity tohoto čítače N, vzniká signál na jeho výstupu<Η±>. Tak například pro čítači kapacitu 8 prvního čítače Nj vzniká při příchodu osmého impulsu na prvni vatup Sj vyhodnoceni stavu tohoto čítačeThe function of the signal selection circuit in the exemplary embodiment of FIG. 1 is such that the first counter Nj counts the pulses that arrive at the first input S of the circuit or at the input Hj of the first counter 7 when the capacity counter of this counter N is full. its output <Η ±>. For example, for the counter capacity 8 of the first counter Nj, an evaluation of the state of this counter is generated when the eighth pulse arrives at the first input Sj.

du £ a způsobuje zánik signálu na jeho výstupu<£>, a tady zároveň zánik signálu na řídí cím vstupu X hradla g.du £ a causes the signal to disappear at its output <£>, and here at the same time the signal disappears at the control input X of the gate g.

Nulový logioký signál na řídicím vatupu hradla H otevírá jeho průchod za vatupuZero logic signal at gate control gate H opens its passage behind gate

199 839199 839

Přee hradlo H a dále až na první výstup X₁ zapojení přecházejí ty impulsy z druhého vstupu Sg zapojení, která přišly po předchozím zaplnění čítači kapacity prvního čítače N^.Preem gate H, and further up to the first output connections X ₁ pass the pulses of the second input Sg connections which came after the previous full counting capacity of the counter N ^.

Druhý čítač Ng ačítává impulsy, která přicházejí na druhý vatup Sg zapojení po dříve uvedeném předchozím zaplnění čítači kapacity prvního čítače až do okamžiku zaplnění čítači kapacity tohoto druhého čítače Ng. V okamžiku zaplnění čítači kapacity druhého čítače Ng vzniká signál na jeho výatupu< Ng>. Tak například pro čítači kapacitu 27 druhého čítače N₂ vzniká po příchodu 27 impulsů na jeho vatup n₂ vyhodnocení stavu tohoto čítače Ng, což způsobuje vznik signálu na jeho výstupu<Ng> a zároveň na druhém výstupu X₂ zapojeni. Signál na výstupu<Ng>druhého čítače N₂ přechází zároveň na záznamový vstup ip paměťového obvodu P a způsobuje.jeho překlopení do takového stavu, že na jeho výstupu je vybuzen signál, který přechází na řídící vstup X hradla H a uzavírá jeho průchod pro dalěí impulsy z druhého vstupu Sg zapojení ze vstupu h tohoto hradla H na jeho výstup <H>.The second counter Ng adds the pulses that arrive at the second input circuit Sg after the above-mentioned previously filled counter capacity of the first counter has been filled until the counter capacity of that second counter Ng is full. When the counter capacity of the second counter Ng is full, a signal is output at its output <Ng>. Thus, for a 27 second counting capacity of the counter n is ₂ is formed after the arrival of the 27 pulses on vatup ₂ n evaluation of the state of the counter Ng, causing a rise signal at its output <Ng> while the second output X ₂ involved. The signal at the output <Ng> of the second counter N ₂ is simultaneously transferred to the recording input ip of the memory circuit P and causes it to flip to such a state that at its output the signal is switched to the control input X of gate H and closes its pass for further pulses from second input Sg wiring from input h of this gate H to its output <H>.

Souhrnně funkce zapojení pro výběr signálů podle obr. 1 je taková, že po předchozím zaplnění čitecí kapacity prvního čítače N₁ přechází z druhého vstupu S₂ zapojení na první výstup Xj zapojení signál,který představuje časovou posloupnost impulsů o celkovém počtu určeném čítači kapacitou druhého čítače Ng.Collectively function of the circuit for selecting the signal of FIG. 1 is such that, after previous filling CITEC capacitance of the first counter n is ₁ passes from the second input with _two connections to the first output Xj engagement signal, which represents the time sequence of pulses of total number of the specified counting capacity of the second counter Ng.

Při zaplnění čítači kapacity druhého čítače N₂ přechází na druhý výetup SSg zapojení druhý signál, kterýse skládá z jednoho impulsního signálu.When the counter capacity of the second counter N ₂ is full, the second signal, consisting of one pulse signal, passes to the second wiring output SSg.

V praktické aplikaci, zejména v oblasti složitých řídicích systémů ve výrobních linkách se zapojení pro výběr signálů podle vynálezu uplatňuje tak, že pomocí předvolby čítači kapacity prvního čítače N^ se zvolí poloha, časový okamžik a podobně se shodným pořadovým číslem, načež počínaje časovým okamžikem příchodu dalšího impulsu na druhý vstup Sg zapojení se přesně odměřuje čas trvání libovolného děje určeného vzorkovacími impulsy o celkovém počtu určeném předvolbou druhého čítače Ng.In a practical application, in particular in the field of complex control systems in production lines, the signal selection circuit according to the invention is applied by selecting the position, time point and the like with the same sequence number by presetting the counter capacity of the first counter N ^. The second pulse on the second input Sg of the circuit is precisely measured for the duration of any event determined by the sample pulses of the total number determined by the preselection of the second counter Ng.

Sas trvání tohoto děje je takto určen délkou trvání časové posloupnosti impulsů na druhém výstupu Xg zapojení o celkovém počtu určeném čítači kapacitou druhého čítače Ng.Thus, the duration of this event is determined by the duration of the pulse time sequence at the second wiring output Xg of the total number determined by the counter capacity of the second counter Ng.

Jiné vymezení času trvání tohoto děje je prvním impulsem na jednom výstupu Xj zapojení a impulsem na výstupu Xg zapojení v časovém okamžiku zaplnění čítači kapacity druhého čítače Ng.Another delimitation of the duration of this event is the first pulse at one output Xj of the circuit and the pulse at the output Xg of the circuit at the time of filling the counter capacity of the other counter Ng.

Další příkladné provedení je znázorněno na obr. 2.Another exemplary embodiment is shown in FIG. 2.

Řídicí vatup X hradla H je vícenásobný a skládá se ze vstupu a z přídavného řídicího vstupu X . Zapojení těchto elementárních vstupů X . X je takové, že výstup paměťového obvodu P je spojen a řídícím vstupem ^X a výstup <Ng> druhého čítače Ng je dále spojen s přídavným řídicím vstupem ²X.The gate control input X of the gate H is multiple and consists of an input and an additional control input X. Connection of these elementary inputs X. X is such that the output P memory circuit is connected to a control input and an output X ^ <Ng> Ng of the second counter is further connected to the additional control input ² X.

Funkce tohoto zapojení je taková, že při součtové logické funkci elementárních řídicích vstupů ^X . ²ýC uzavírá ýrůehod hradla H již přímo signál vybuzený na výstupu <Ng>druhého čítače Ng, a to i při případném selhání překlopení paměťového obvodu P.The function of this wiring is such that the sum logic function of the elementary control inputs ^ X. ² ° C closes the gate signal H directly to the signal excited at the output <Ng> of the second counter Ng, even in the event of a memory flip failure P.

Další provedení zapojení pro výběr signálů podle vynálezu záleží v tom, že výstup ZNg>druhého čítače Ng 3« ůále spojen přímo popřípadě přee časový člen T a mazacím vstupem r^ jednoho čítače N., β mazacím vstupem r₂ druhého čítače Ng, popřípadě se záznamovýmAnother embodiment of circuit for selecting signals according to the invention consists in that the output ZNg> second counter Ng 3 «ůále connected directly or Preem timer T and the lubricant entering one counter r ^ N., β lubricant input _R2 of the second counter Ng, optionally recording

199 839 vstupem paměťového obvodu P, obr. 3. Jako mazací vatup r^ prvního čítače N^, pppřípadě mazací vstup rg druhého čítače Ng ae rozumí přednostně nulovací vstup čítače, kde signál přivedený na tento vatop způsobuje postavení celého čítače do nulového atavu, tj. vynulování věeoh stupňů tohoto čítače.199 839, the input of the memory circuit P, FIG. resetting all the steps of this counter.

Uvedené provedení platí i pro případ, že jako mazací vstup ae považuje vatup čítače pro předvolbu počátečního atavu, kde eignál přivedený na tento vstup způsobuje postavení celého čítače do komplementárního stavu, vztaženo na číslo předvolby.Said embodiment also applies if it treats as the lubrication input ae the input of the counter for the preselection of the initial atav, where the signal applied to this input causes the entire counter to be in a complementary state relative to the preset number.

Při dříve uvedeném kombinovaném spojení výstupu-^Ng^ druhého čítače Ng ae vstupy použitých prvků přes časový člen T je vý etup <Ng> druhého čítače Ng apojen ae vstupem t tohoto časového členu T, a výstup-<T >tohoto čaaávého členu je spojen s mazacím vstupem _v r^ prvního čítače N^, a mazacím vstupem r₂ druhého čítače Ng, popřípadě se záznamovým vstupem *p paměťového obvodu P tak, že tento záznamový vstup je vícenásobný a skládá se z prvního elementárního záznamového vstupu ^p^ označovaného v dalším jako záznamový vatup a který je apojen a výatupem<Nq> prvního čítače N^, a z druhého elementárního záznamového vstupu ^pg, označovaného v dalěím jako přídavný záznamový vatup \>g, a který je spojen a výstupem<T >čaaováho členu T.In the aforementioned combined connection of the output ^ Ngg of the second counter Ng and the inputs of the elements used via the time element T, the output NNg> of the second counter Ng is connected and that the input t of this time element T is connected. the lubricating _entry rA of the first counter N?, and the lubricant inlet r ₂ of the second counter Ng or the recording input * p memory circuit P so that the recording input is multiple and consists of a first elementary recording entry ^ p ^ refered the second elementary recording input ^ pg, hereinafter referred to as the additional recording input \ g, and which is connected to the output <T> of the timing element T.

Pro jednoduchost se předpokládá součtová logická funkce těchto elementárních záznamových vstupů Ipg paměťového obvodu P. Obdobná výhodná obvodová vlastnosti vznikají při součinové logické funkci těchto elementárních vstupů ¹p₂ a jaou již zřejmé z názvu táto logická funkce.For simplicity, the sum logic function of these elementary recording inputs Ipg of memory circuit P is assumed. Similar advantageous circuit properties arise in the product logic function of these elementary inputs ¹ p ₂ and this logic function is already apparent from the name.

Funkčně spočívá zvýšení účinků zapojení pro výběr signálů podle vynálezu dalším spojením výstupu<Ng> druhého čítače Ng a mazacími vstupy r^, r₂ obou čítačů N^, Ng v uvedení těchto čítačů do výchozího atavu při vzniku signálu na výatup <Ng> druhého čítače. Význam nepřímého spojení přea člen T je zejména ke vztahu k spínacím vlastnostem reálných logických prvků vyznačujících ee konečnou spínací rychlostí.Functionally, enhancing the effects of the signal selection circuit according to the invention by further connecting the output <Ng> of the second counter Ng and the lubrication inputs r ^, r _{2 of} both counters N ^, Ng is to reset these counters to the default at the output signal of the second counter . The meaning of the indirect connection to the member T is in particular related to the switching properties of the real logic elements characterized by ee at the final switching speed.

Při použití časového členu Τ s vícenásobným vstupem t složeným aspoň ze dvou elementárních vstupů lze přivedením signálu na další elementární vatup tohoto vstupu t. uvést zapojení do výchozího, zpravidla vynulovaného atavu.If a time element Τ with a multiple input t composed of at least two elementary inputs is used, by applying a signal to the next elementary input of this input t, the connection can be brought to the default, generally zero, atav.

Jako časový člen T ae uvažuje čaaový obvod, který při působení logického signálu na vatup t vybudí impulsní eignál na výstupu T, zpravidla i a větší zatížitelností, než ja eignál na vstupu t, tj. a možností připojení většího počtu vstupů dalších logických prvků.A time circuit T ae is considered to be a timing circuit which, when a logic signal acts on a vatup t, excites an impulse signal at the output T, usually a greater load capacity than the signal at input t, i.e. and the possibility of connecting more inputs of other logic elements.

Spojení výstupu T>tohoto časového členu T ae záznamovým vstupem paměťového obvodu £ způsobuje bezpečná překlopení tohoto paměťového obvodu P a případná držení v tomto překlopeném atavu i při' selhání překlopení přímo od signálu na výstupu< Ng> druhého čítače Ng.The connection of the output T ' of this timing element T and the recording input of the memory circuit 6 causes a safe overturning of this memory circuit P and possible holdings in this overturning attenuation even if the overturning fails directly from the signal at the output <Ng

V reálných zapojeních je toto pojištění překlopení velmi významná, neboť představuje znásobení účinků okamžitého překlopení od signálu na výstupu<Ng> tohoto druhého čítače Ng a bezpečného překlopení signálem na výstupu časového členu T.In real-world wiring, this roll-over insurance is very important as it represents the multiplication of the immediate roll-over effects from the signal at the output <Ng> of this second counter Ng and the secure roll-over signal at the output of the timer T.

Přednostní zapojeni pro výběr signálů podle vynálezu ja tedy skutečnost, že umožňuje po předchozím předem nebo průběžně zvolaném jednom časovém okamžiku přesná odměřování časového trvání předem zvolaného druhého počtu impulsů.Thus, a preferred signal selection circuit according to the invention is that it allows accurate measurement of the duration of the previously called second number of pulses after a previously pre-selected or continuously selected one time instant.

V praktická aplikaci ae jedná o čas trvání libovolného děje, jehož čaaový průběh je iden5In a practical application, ae is the duration of any event whose time pattern is iden5

199 839 tifikovén časovou posloupností vzorkovacích impulsů. Tak například při proměřování časového průběhu rychlosti otáčivého pohybu periodicky pracujících pohonů nebo výrobních agregátů, jako rotačních nůžek ve výrobních linkách lze tuto rychlost proměřovat v libovolných fázích tohoto otáčivého pohybu pomocí stabilního zapojení snímačů, a jednoduchého vyhodnocovacího zařízeni.199 839 timed by sampling sequence of pulses. For example, when measuring the time course of the rotational speed of periodically operating drives or production units, such as rotary shears in production lines, this speed can be measured at any stage of the rotational movement by a stable sensor connection, and a simple evaluation device.

Dalěí předností je skutečnost, že tuto rychlost lze proměřovat během libovolně proměnného oblouku jako čas trvání příslušného zvoleného počtu vzorkovacích impulsů, popřípadě lze měřítko vyjádření výsledné obvodové rychlosti přizpůsobit běžným zvyklostem, například jako obvodová rychlost vyjádřena v m/s rotačních nůžek.Another advantage is that this velocity can be measured during an arbitrarily variable arc as the duration of the respective selected number of sampling pulses, or the scale of the resulting peripheral velocity can be adapted to conventional conventions, for example as the peripheral velocity expressed in m / s rotary shears.

Zapojení pro výběr signálů podle vynálezu nachází široké uplatnění při řešení složitých obvodů v jednoúčelových řídících soustavách, přednostně výrobních zapojení, s vyššími nároky na přesnost měření. Zcela konkrétní využití nachází při měření rychlosti rotačního pohybu periodicky pracujících strojů, například rotačních nůžek ve výrobních linkách válcoven.The signal selection circuit according to the invention finds wide application in the solution of complex circuits in dedicated control systems, preferably production circuits, with higher demands on measurement accuracy. It is of particular use in measuring the rotational speed of periodically operating machines, for example rotary shears, in rolling mill production lines.

Claims

SUBJECT OF THE INVENTION

A circuit for selecting signals, in particular pulse signals, composed of two counters, a gate and a memory circuit, characterized in that the output (<N ^>) of the first counter (N ^) is connected to the memory circuit (^ p) of the memory circuit (P) whose recording vatup ( ^A p) is connected to the output (<Ng>) of the second counter (Ng), whose vatup (n _g ) is connected to the output (<H>) of the gate (H) and the control vatup of that gate (H) is connected to the output () of the memory circuit (P), wherein the vatup (nj) of the first counter (N ^) is simultaneously the first vetup (sp wiring) and the vatup (h) of the gate (H) is the second vetup (Sg) wiring, while gate gate (H) represents the first wiring output (X ^), and the second counter output (<Ng>) simultaneously represents the second wiring output (Xg).

2. Connection according to claim 1, characterized in that the output (<Ng>) of the second counter (Ng) is o

connected to an additional gate control (IC) (H).

3. Connection according to claim 1, characterized in that the outlet (<Ng>) of the second counter (Ng) is connected to the lubrication inlet (r ^) of the first counter (N ^) and to the lubrication inlet (rg) of the second counter (Ng).

4. The circuit according to claim 1, characterized in that the output (<Ng>) of the second counter (Ng) is connected to an additional recording input (^ Pg) of the memory circuit (P).

5. Connection according to claim 1, characterized in that the output (- <Ng>) of the second counter (Ng) is connected and the output (t) of the timer (T) whose output (<T>) is connected and the lubrication input (r) ^) of the first counter (N ^) and β by the lubrication input (rg) of the second counter (Ng).

Connection according to one of the preceding claims, characterized in that the output (<T>) of the time element (T) is connected and by an additional recording input (^ ρ ₂ ) of the memory circuit (P).

3 výkreey