Claims (3)
to содержащий двухканальный преобразователь частоты, индикатор нулевого фазового сдвига, дискретные фазовращатели со схемой их управлени , устройство смещени частоты входных наIS пр жений и формирователи коротких импульсов, выходы которых подключены к раздельным входам триггера, выход которого через мостовую схему задержки св зан с одним из входов управ20 лени ключевой схемы, второй вход управлени которой св зан с выходом реверсивного счетчика, а импульсный вход соединен с выходом генератора 39 импульсов, который также св зан с первым входом реверсивного счетчика через временной селектор, второй вход временного селектора подключен к выходу мостовой схемы задержки, а выход ключевой схемы подключен к второму входу реверсивного счетчика и ко входу управл емого дискретного фазовращател , при этом между входом схемы совпадени , управл ющей этим фазовращателем, и выходом соответствующего формировател коротких импульсов включен элемент задержки 2. Недостатками этого устройства вл ютс дополнительные погрешности из-за нелинейных преобразований в каналах фазометра и дополнительные фазовые набеги в каналах из-за их неидентичности. Наиболее близким .к предлагаемому вл етс цифровой автокомпенсационный фазометр, содержащий формирователь импульсов, индикатор нулевого фазового сдвига, реверсивный счетчик импульсов и элемент ИЛИ в каждом канале , а также элемент совпадений и импульсный генератор, выход которого св зан со входами двух пересчет ных схем, регистр пам ти, входы кото рого соединены с выходами одной из пересчетных схем, а выходы подключе ны ко входам цифрового отсчетного устройства, при этом вхЬды индикато ров нулевого фазового сдвмга св заны с выходами формирователей импульсов и пересчетных схем, а выходы - со входами реверсивных счетчиков, выхо ды которых соединены с управл ющими входами пересчетных схем и входами элементов ИЛИ, выходы которых св за ны с установочными входами реверсив ных счетчиков и двум входами элемента совпадений, третий вход котор го св зан с выходом заполнени одной из пересчетных схем, а выход элемента совпадений соединен с управл ющим входом регистра пам ти. В этом фазометре отсутствуют нелинейные звень в трактах преобразова ни и поэтому точность измерени у него выше, чем у рассмотренных устройств з. Недостатком этого фазометра вл етс наличие погрешности измерени из-за дополнительных фазовых набегов вследствие неидентичности каналов фазометра. Цель изобретени - повышение точности измерени . Поставленна цель достигаетс тем, что цифровой компенсационный фазометр, содержащий формирователь импульсов, индикатор нулевого фазового сдвига, реверсивный счетчик импульсов и элемент ИЛИ в каждом канале , а также элемент совпадений и импульсный генератор, выход которого , св зан со входами первой и второй пересчетных схем, цифровой отсчетный блок и регистр пам ти, входы которого соединены с выходами первой пересчетной схемы, при этом входы индикаторов нулевого фазового сдвига св заны с выходами формирователей импульсов и пересчетных схем, а выходы - с входами реверсивных счетчиков, выходы которых соединены с управл ющими входами пересчетных схем и входами элементов ИЛИ, выходы которых св заны с установочными входами реверсивных счетчиков двум входами элемента совпадений , третий вход которого св зан с выходом заполнени второй пересчетной схемы, а выход элемента совпадений соединен с управл ющим входом регистра пам ти, снабжен дополнительным регистром пам ти, триггером, автоматическим переключателем и блоком вычитани , входы которого соединены с выходами регистров пам ти, а выхо-. ды св заны со входами цифрового отсчетного блока, при этом вход установки в единицу триггера соединен с клеммой Начало измерени , а вход установки в нуль св зан с выходом элемента совпадений, выход триггера соединен с управл ющими входами дополнительного регистра пам ти, входы которого св заны с выходами регистра пам ти и автоматического переключател , входы которого подключены к источнику входных сигналов, а выход соединен со входом формировател импульсов одного из каналов. I На чертеже приведена блок-схема п редла га емо го фа зомет ра. Схема содержит формирователи 1 и 2 импульсов, на вход первого из которых подаетс один из исследуемых сигналов, а вход второго формировател св зан с выходом автоматического переключател 3, входы которого соединены с источником иссле5 дуемых сигналов. Выходы формировате лей 1 и 2 импульсов соединены с одним из входов индикаторов k и S нул вого фазового сдвига, вторые входы которых св заны с выходами пересчет ных схем 6 и 7 входы которых св заны с выходом генератора 8 имгтульсов , а выходы индикаторов и 5 нулевого фазового сдвига соединены с соответствующими входами реверсив ных счетчиков 9 и 10 импульсов, выходы которых св заны с управл ющими входами пересчетных схем 6 и 7 и че рез элементы ИЛИ 11 и 12 - с устано вочными входами реверсивных счетчиков 9 и 10 и двум входами элемента 13 совпадений, третий вход которого св зан с выходом заполнени пересчетной схемы 7. Выход элемента 13 совпадений соединен с управл ющим входом регистра И пам ти и входом . установки в нуль .триггера 15, вход установки в единицу которого соединен с клеммой Начало измерени , а выход соединен с управл ющими входа ми автоматического переключател 3и регистра 16 пам ти, выходы кото рого св заны с одними из входов бло ка 17 вычитани , другие входы которого соединены с выходами регистра пам ти, которые также св заны со входами регистра 16 пам ти, причем входы регистра 1 пам ти подключены к выходам пере счетной схемы 6-, а выходы блока 17 вычитани соединены со входами цифрового отсчетного блока 18. Фазометр работает с едук)щим образом . По команде Начало измерени короткий положительный импульс посту пает на вход уставки в единицу триггера 15 и на его выходе возникает положительный потенциал, соответствующий уровню логической 1. Этим сигналом автоматический, переключатель устанавливаетс в верхнее положение (как изображено на чертех{е) и разрешаетс запись информации в ре гистр 16 пам ти. Входной сигнал U(t) поступает на входы формирователей 1 и 2, формирующие короткие импульсы в моменты, например, положи тельных переходов через нулевые значени исследуемых сигналов. Выходные импульсы формирователей 1 и 2 поступают на входы индикаторов 4и 5 нулевого фазового сдвига, на вторые входы которых подаютс выход-i 63 ные напр жени автоматических дискретных фазовращателей, представл ющие собой кольцевые пересчетные схемы . Коэффициент пересчета этих схем выбираетс равным ЗбО«10, где п число из-р да 0,1,2,3,... в зависимости от требуемой дискретности изменени компенсирующих сдвигов. Так, при необходимости получени дискретности в 0,01° п 2 (коэффициент пересчета равен ЗбООО). Изменение угла сдвига фаз входных напр жений, при подаче на оба входа фазометра одного сигнала сдвиг фаз возникает за счет неидентичности каналов и уравновешиваетс компенсирующим сдвигом между выходными напр жени ми пересчетных схем. Фазовый сдвиг выходных напр жений пересчетных схем 6 и 7 осуществл ющих деление частоты импульсного генератора 8, может быть установлен в пределах О-ЗбО с дискретностью 10 изменением временного положени момента заполнени одной пересчетной схемы по отношению к другой, Уравновешивание происходит следующим образом.. Импульсы с выхода индикаторов t и 5 нулевого фазового сдвига в зависимости от временного положени приход щих на их входы импульсов поступают на входы сложени или вычитани реверсивных счетчиков 9 и 10 импульсов, где происходит накопление кода нарастающим или убывающим . шагом, соответственно. Емкость ,счетчиков выбираетс равной 2N, причем исходное значение кода соответствует N. При суммарном приращении кода счетчиков N или -N, что соответствует результирующему коду 2Мили О, на выходных шинах реверсивных счетчиков 9 и 10 импульсов формируютс импульсы, используемце дл управлени пересчетными схемами 6 и 7 При достижении в реверсивном счетчике импульсов результирующего кода 2 производитс подача на вход пересчетной схемь дополнительного импульса , не совпадающего во времени с импульсами генератора 8, а при достижении результирующего кода О производитс Зсзпрет прохождени импульса с генератора 8. Эти же импульсы через элементы ИЛИ 11 и 12 устанавливают начальный код реверсивных счетчиков и 10, после чего цикл накоплени повтор етс . При равенстве нулю среднего значени фазового сдвига между сигналами с выходов формирователей и пересчетных схем выходные импульсы индикаторов 5 и нулевого фазового сдвига равноверо тно проход т на сум мирующий и вычитающий входы реверсив ных счетчиков 9 и 10, в результате чего импульсы на их выходах отсутствуют . Это соответствует достижению компенсации. Результирующий код, соответствующий измер емому фазовому сдвигу, считываетс с одной из пересчетных схем, например 6, при полном заполнении другой. Индикатором заполнени второй пересчетной схемы, например 7 служит элемент 13 совпадений . При достижении компенсации (импульсы на выходах элементов ИЛИ 11 и 12 отсутствуют) и при полном заполнении пересчетной схемы 7. на выходе элемента 13 совпадений по вл етс импульс, который подаетс на регистр 1A пам ти, осуществл пере пись кода, установленного положени ми триггеров пересчетной схемы 6. Этот же код одновременно записываетс и в регистр 16 пам ти, а им{пульс с выхода элемента 13 совпаде1ний устанавливает триггер 15 в нуле рое положение. Этим сигналом осуществл етс переключение автоматического переключател 3 в нижнее положение и запрещаетс дальнейша запись информации в регистр 16 пам ти Таким образом, в регистрах Щи 16 пам ти записан код фазового сдвига, соответствующий набегу в каналах фазометра вследствие их неидентично ти. В блоке вычитани . 17 осуществл етс вычитание кодов, записанных в регистрах Т и 16, и в цифровом отсчетном блоке 18 по вл етс нулевое показание. При переключении автоматического переключател 3 в нижнее положение на входы формирователей 1 и 2 импульсов поступают сигналы и (t) и Uj(t), фазовый сдвиг между которыми необходимо измерить. Процесс измерени происходит в той же последовательности, как описано. При достижении компенсации измер емого фазового сдвига компенсирующий сдвиг равен суммарному фазовому сдвигу между исследуемыми сигналами и фазовому набегу в каналах фазометра из-за их неидентичности. В регистре 1б пам ти хранитс код, соответствующий фазовому набегу в каналах фазометра. В блоке 17 вычитани происходит вычитание кодов, записан чых в регистрах 1 и 16 пам ти, а результирующий код, соответствующий фазовому сдвигу между исследуемыми сигналами, дешифрируетс и регистрируетс на цифровом отсчетном блоке 18. Таким образом, введение указанных дополнительных признаков позвол ет повысить точность измерени компенсационных фазометров за счет исключени погрешности измерени , возникающей из-за неидентичности каналов фазометра, а это позвол ет значительно расширить сферу применени предлагаемых фазометров и получить существенный экономический эффект. Формула изобретени Цифровой компенсационный фазометр , содержащий формирователь импульсов , индикатор нулевого фазового сдвига, реверсивный счетчик импульсов и элемент ИЛИ в каждом канале , а также элемент совпадений и импульсный генератор, выход которого св зан с входами первой и второй пересчетных схем, цифровой отсчетный блок и регистр пам ти, входы которого соединены с выходами первой пересчетной схемы, при этом входы индикаторов нулевого фазового сдвига св заны с выходами формирователей импульсов и пересчетных схем, а выходы - с входами реверсивных счетчиков, выходы которых соединены с управл ющими входами пересчетных схем и входами элементов ИЛИ, выходы которых св заны с установочными входами реёерсивных счетчиков и двум выходами элемента совпадений, третий вход которого св зан с выходом заполнени второй пересчетной |схемы, а выход элемента совпадений соединен с управл ющим входом регистра пам ти, отличающийс тем, что, с целью повышени точности измерени , он снабжен дополнительным регистром пам ти, триггером, автоматическим переключателем и блоком вычитани , входы которого соединены с выходами регистров пам ти, а выходы св заны с входами цифрового оТсчетного блока, при этом вход установки в единицу триггера соединен с клеммой Начало измерени , а вход установки в нуль св зан с выходом 992 элемента совпадений, выход триггера соединен с управл ющими входами дополнительного регистра пам ти, входы которого св заны с выходами регистра пам ти и автоматического переключател , входы которого подключены к источнику входных сигналов, а выход соединен с входом формировател импульсов одного из каналов. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР №2it5913, кл. G 01 R 25/00, 19б5. to containing a two-channel frequency converter, zero phase shift indicator, discrete phase shifters with their control circuit, a device for shifting the frequency of the input voltage to the IS, and short pulse shapers whose outputs are connected to separate trigger inputs whose output is connected to one of the inputs via a bridge delay circuit. control circuit 20 of the key circuit, the second control input of which is connected to the output of the reversible counter, and the pulse input is connected to the output of the pulse generator 39, which is also connected to The second input of the reversible counter is via a time selector, the second input of the time selector is connected to the output of the bridge delay circuit, and the output of the key circuit is connected to the second input of the reversible counter and to the input of the controlled discrete phase shifter between the input of the coincidence circuit that controls this phase shifter and the output of the corresponding short pulse pulse generator includes a delay element 2. The disadvantages of this device are additional errors due to nonlinear transformations in the channels by the phase EPA and additional phase raids in the channels due to their non-identity. The closest to the proposed is a digital autocompensation phase meter containing a pulse shaper, a zero phase shift indicator, a reversible pulse counter and an OR element in each channel, as well as a coincidence element and a pulse generator, the output of which is connected to the inputs of two scaling circuits, register the memory, the inputs of which are connected to the outputs of one of the scaling circuits, and the outputs are connected to the inputs of the digital reading device, while the indicators of the zero phase voltage are connected to the outputs pulse formers and scaling circuits, and outputs — with inputs of reversible counters, the outputs of which are connected to control inputs of scaling schemes and inputs of OR elements, whose outputs are connected with the installation inputs of reversible counters and two inputs of the coincidence element, the third input associated with the filling output of one of the scaling circuits, and the output of the coincidence element is connected with the control input of the memory register. In this phase meter, there are no nonlinear links in the transformation paths and, therefore, its measurement accuracy is higher than that of the considered devices. The disadvantage of this phase meter is the presence of measurement error due to additional phase raids due to the nonidentity of the phase meter channels. The purpose of the invention is to improve the measurement accuracy. The goal is achieved by the fact that a digital compensating phase meter containing a pulse shaper, a zero phase shift indicator, a reversible pulse counter and an OR element in each channel, as well as a coincidence element and a pulse generator, the output of which is connected to the inputs of the first and second scaling circuits, a digital readout unit and a memory register, the inputs of which are connected to the outputs of the first conversion circuit, while the inputs of the zero phase shift indicators are connected to the outputs of the pulse formers and the recalculation circuits, and outputs with reversible counter inputs, the outputs of which are connected to the control inputs of the scaling schemes and inputs of the OR elements, the outputs of which are connected to the installation inputs of the reversible counters by two inputs of the coincidence element, the third input of which is connected to the fill output of the second scaling circuit. , and the output of the coincidence element is connected to the control input of the memory register, provided with an additional memory register, trigger, automatic switch and subtractor, the inputs of which are connected from the output memory registers, and exit. The dips are connected to the inputs of the digital readout unit, the installation input to the trigger unit is connected to the Measurement start terminal, and the installation input to zero is connected to the output of the coincidence element, the trigger output is connected to the control inputs of the additional memory register, the inputs of which are connected with the outputs of the memory register and the automatic switch, whose inputs are connected to the input source, and the output is connected to the input of the pulse former of one of the channels. I The drawing is a block diagram of the phase meter being used. The circuit contains shapers 1 and 2 pulses, the input of the first of which is fed to one of the studied signals, and the input of the second shaper is connected to the output of the automatic switch 3, the inputs of which are connected to the source of the studied signals. The outputs of the former 1 and 2 pulses are connected to one of the inputs of the k and S indicators of the zero phase shift, the second inputs of which are connected to the outputs of the counting circuits 6 and 7, the inputs of which are connected to the output of the generator 8 imgulses, and the outputs of the indicators and 5 zero phase shift are connected to the corresponding inputs of reversible counters 9 and 10 pulses, the outputs of which are connected with the control inputs of scaling circuits 6 and 7 and through the elements OR 11 and 12 - with the installation inputs of the reversing counters 9 and 10 and two inputs of the element 13 matches, t ety input of which is coupled to the output of the filling scaling circuit 7. Output member 13 match coupled to the control input of the register and memory and input. Trigger set to 15, the setup input to the unit of which is connected to the Measurement start terminal, and the output is connected to the control inputs of the automatic switch 3 and the memory register 16, the outputs of which are connected to one of the inputs of the 17 subtractor, the other inputs which are connected to the outputs of the memory register, which are also connected to the inputs of the memory register 16, and the inputs of the memory register 1 are connected to the outputs of the counting circuit 6-, and the outputs of the subtractor 17 are connected to the inputs of the digital reading unit 18. The phase meter works with food k) shimi way. Upon the command of Start of measurement, a short positive impulse is delivered to the input of the setpoint in trigger unit 15 and a positive potential arises at its output corresponding to logic level 1. This signal is automatic, the switch is set to the upper position (as shown in the drawings {e) and information is allowed in the registry 16 memory. The input signal U (t) is fed to the inputs of the shaper 1 and 2, which form short pulses at times, for example, positive transitions through zero values of the studied signals. The output pulses of the formers 1 and 2 are fed to the inputs of indicators 4 and 5 of zero phase shift, to the second inputs of which are output - i 63 voltages of automatic discrete phase shifters, which are ring scaling circuits. The recalculation factor of these schemes is chosen equal to ЗБО "10, where n is the number because of p and 0,1,2,3, ... depending on the required discreteness of the change in the compensating shifts. Thus, if it is necessary to obtain a discreteness of 0.01 ° n 2 (the conversion factor is equal to 3%). A change in the phase shift of the input voltages, when a single signal is applied to both phase meter inputs, a phase shift occurs due to the non-identical channels and is balanced by a compensating shift between the output voltages of the scaling circuits. The phase shift of the output voltages of the scaling circuits 6 and 7, which divide the frequency of the pulse generator 8, can be set within the O-30 with discreteness 10 by changing the time position of the moment of filling one scaling circuit with respect to another. Balancing occurs as follows. the output of the indicators t and 5 of the zero phase shift depending on the time position of the pulses arriving at their inputs arrive at the inputs of addition or subtraction of the reversible counters 9 and 10 pulses, where The accumulation of code is increasing or decreasing. step, respectively. The capacitance of the counters is chosen equal to 2N, the initial code value corresponds to N. At the total counter code increment N or -N, which corresponds to the resulting code 2Mili O, impulses are formed on the output buses of the reversible counters 9 and 10 pulses, which are used to control the scaling circuits 6 and 7 When the resultant code 2 pulses are reached in a reversible counter, an additional impulse is fed to the input of the recalculation circuit that does not coincide in time with the generator pulses 8, and when the result On uyuschego code produced with the passage Zszpret pulse generator 8. These pulses via OR elements 11 and 12 is reversible counters start code, and 10, after which the accumulation cycle is repeated. When the mean value of the phase shift between the signals from the outputs of the formers and scaling circuits is equal to zero, the output pulses of the indicators 5 and the zero phase shift equally pass to the summing and subtracting inputs of the reversible counters 9 and 10, as a result of which there are no pulses at their outputs. This corresponds to the achievement of compensation. The resulting code corresponding to the measured phase shift is read from one of the scaling circuits, for example 6, when the other is full. An indicator of the filling of the second scaling scheme, for example, 7 is the element 13 of coincidence. When compensation is achieved (pulses at the outputs of the OR elements 11 and 12 are missing) and when the scaling circuit 7 is completely filled. At the output of the coincidence element 13, a pulse appears that is fed to memory register 1A by rewriting the code set by circuits 6. The same code is simultaneously recorded in memory register 16, and it {the pulse from the output of element 13 coincides sets trigger 15 to the zero position. This signal switches the automatic switch 3 to the lower position and prohibits further recording of information in the memory register 16. Thus, the phase shift code corresponding to the phase meter channels has been recorded in the memory registers 16 memory, which is not identical to them. In the subtraction block. 17, the codes recorded in registers T and 16 are subtracted, and zero reading appears in digital reading unit 18. When the automatic switch 3 is switched to the lower position, signals and (t) and Uj (t) arrive at the inputs of the formers 1 and 2 pulses, the phase shift between which is to be measured. The measurement process takes place in the same sequence as described. When compensating for the measured phase shift, the compensating shift is equal to the total phase shift between the signals under study and the phase shift in the phase meter channels due to their nonidentity. Register 1b of the memory stores the code corresponding to the phase shift in the channels of the phase meter. In subtraction block 17, the codes written in registers 1 and 16 of the memory are subtracted, and the result code corresponding to the phase shift between the signals under study is decrypted and recorded on the digital readout unit 18. Thus, the introduction of these additional features makes it possible to increase the measurement accuracy compensating phase meters by eliminating measurement errors resulting from the nonidentity of the phase meter channels, and this allows us to significantly expand the scope of application of the proposed phase meters and obtain have a significant economic effect. DETAILED DESCRIPTION OF THE INVENTION Digital compensating phase meter comprising a pulse shaper, a zero phase shift indicator, a reversible pulse counter and an OR element in each channel, as well as a coincidence element and a pulse generator whose output is connected to the inputs of the first and second scaling circuits, a digital reading unit and a register the memory, the inputs of which are connected to the outputs of the first conversion circuit, while the inputs of the zero phase shift indicators are associated with the outputs of the pulse shapers and the conversion circuits, and the outputs - with reversible counter inputs, the outputs of which are connected to control inputs of scaling circuits and OR element inputs, whose outputs are connected to the mounting inputs of the counters and two outputs of the coincidence element, the third input of which is connected to the fill output of the second scaling circuit and the output The coincidence element is connected to a memory register control input, characterized in that, in order to improve measurement accuracy, it is equipped with an additional memory register, trigger, automatic switch and block subtracting, the inputs of which are connected to the outputs of the memory registers, and the outputs are connected to the inputs of the digital counting unit, while the installation input in the trigger unit is connected to the Measurement start terminal, and the installation input in zero is connected to the output 992 of the coincidence element, the output trigger is connected with the control inputs of the additional memory register, the inputs of which are connected to the outputs of the memory register and the automatic switch, the inputs of which are connected to the input source, and the output connected to the input of the pulse shaper one th channel. Sources of information taken into account in the examination 1. USSR author's certificate №2it5913, cl. G 01 R 25/00, 19b5.
2.Авторское свидетельство СССР , кл. G,01 R 25/00, 1976. 2. Authors certificate of the USSR, cl. G, 01 R 25/00, 1976.
3.Авторское свидетельство СССР по за вке № 2689665/21, кл. G 01 R 25/00, 31.10.79.3. USSR author's certificate for application No. 2689665/21, cl. G 01 R 25/00, 10.31.79.