CN86105333A - 数字射频接收机 - Google Patents

Abstract

本发明的数字接收机提供了对在预选天线输出后被转换成数字形式的接收模拟信号进行处理的数字无线电接收机。数字接收机100包括预选器106，高速A/D转换器108，以数字形式实现的具有基本基带频率输出的中频(IF)选择部分110，和起解调和声音滤波作用的数字信号处理器电路120。本发明的装置结构是程控的，适于各种已知实际调制方式，并特别适用于集成电路。

Description

本发明涉及及无线电通讯领域，具体地就是基本上由数字电路实现的射频接收机。

传统的无线电通讯设备基本上是靠模拟电路实现的。模拟组件的固有特性限制了能够处理的信号数量。例如，模拟放大器的噪声和增益特性限制了被处理的模拟信号的动态范围。另外，模拟信息不能方便地存贮，以便进行复杂的信号处理。

使用数字信号处理代替以前使用模拟处理进行的操作，消除了操作中可能由于外部影响（如温度，湿度，和模拟器件老化）所造成的不希望变化。此外，在可编程处理的性质和特征方面，数字信号处理技术提供了灵活性。例如，数字中频（IF）积分电路的通道频率，采样速率，以及在一定程度上它的滤波响应都是可编程的。当执行交替存贮的程序时，数字信号处理器（DSP）能进行不同的滤波和解调，以实现类型完全不同的无线电设备。DSP也可用来引入先进的处理技术，如自选应均衡。

数字接收机结构的另一优点是，DSP和IF线路能设计得使它可以“反过来”进行数字实现发射机的相应操作。对于半双向操作，线路可利用开关转换，以便简单地使它“反向”，而对全双向操作，则需要两个IF滤波器。

使实际数字接收机具有可行性的基本的技术贡献是高速（20-100兆赫），高分辨率（10-12比特）的A/D转换器。导致数字接收机结构技术可能性的第二个因素是VLSIIC的实现所得到的高集成度和高速度，例如，它最终使得具有40千赫采样速率的4极/4零点（4-pole/4-zero）双精度滤波器在今天的数字信号处理器中能够实现。本发明将这些新技术与改进的前端模拟处理和数字IF滤波结合起来，以完成实际数字接收机可行的设计。

本发明的接收机结构使得可移动无线电设备的制造技术和操作特性有了革命性的变化。而且，这种方法可用最小数目的组件建立接收机，这就马上减少了组件和制造费用，同时也改进了电台的可靠性和维修的方便性。

总的来说，本发明要完成一种全数字无线电接收机，它处理接收到的射频信号，所述信号在天线输出端预选后转变为数字形式。本发明的接收机包括预选器，高速模-数（A/D）转换器，具有在实际基带频率上的输出信号的数字实现的中频（IF）选择性部分，以及进行最后选择或平衡，解调和解调后处理的通用数字信号处理器（DSP）集成电路。

根据本发明的一个目的是提供一种数字实现的无线电接收机。

本发明的另一个目的是提供一种易于适应接收多种发射方式的无线电接收机结构。

本发明的再一个目的是提供一种实际上可用集成电路技术实现的无线电接收机结构。

本发明还有一个目的是提供一种数字接收机IF滤波器计设，它以相对快的速率工作，以便降低对A/D转换器的分辨率和步长的要求。

图1是显示本发明数字接收机的作用的框图。

图2是本发明数字接收机前端线路的原理图。

图3是本发明的数字零IF选择部分的框图。

图4a是图1中提及的数字振荡器的原理框图。

图4b是与图3中数字零IF选择部分兼容的伪随机高频颤动发生器的原理图。

图5a是所需要的“快速”，窄带低通滤波器的框图。

图5b是图5a快速低通滤波器的分解近似框图。

图6a到图6b是详述图5快速低通滤波器特性的频率图。

图7是用于图5b分解的快速低通滤波器的二阶窄带低通无限脉冲响应（IIR）滤波器的原理图。

图8是用于图5b分解的快速低通滤波器的，具有为采样速率一半的凹陷标志的二阶有限脉冲响应（FIR）滤波器的原理图。

图9a到图9c是用于图3中所描述的时间分割多重“慢速”低通滤波器的时间分割多重二阶降低通IIR滤波器原理图。

图10是为进一步将采样速率从80千赫降低到40千赫所采用的5阶低通FIR滤波器的框图。

图11是在解调前为最后的选择性和通带平衡所采用的四阶低通IIR滤波器的框图。

图12是一个由通用DSP实现的FM解调器的框图。

图13a到图13c是详述本发明文中的相量的原理的图。

图14a和图14b是详述本发明FM解调器后台倒行程序的操作的程序框图。

图15a到图15b是图15a所描述的标度例行程序的操作的程序框图。

图16a到图16c是详述本发明的数字解调器其余部分的操作的程序框图。

图1说明数字接收机的作用，它包含三个主要操作。尽管在图中并没给出不同接收机的例子，但对于擅长此项技术的人很明显，在本发明的接收机中可应用各种不同的方法。特别地，“前端”部分104（将在图2中更详细描述），把接收模拟射频（RF）信号的天线102连接到数字实现的IF选择性部分110。预选器106提供对输入信号的宽带滤波，以防止在后继的A/D转换过程中发生混淆。A/D功能块108包括对于本接收机结构的数字处理所必要的增益和采样-保持操作。

下一个主要部分，IF选择性部分110（将在下面图3中进一步详述），提供了产生复指数信号（正交的正弦和余弦信号）的正交本机振荡器（LO）116。这个信号的频率由系统通道频率输入端“A”选择。正交混频器112利用数字乘法器移频，将所需的窄带通道降到接近零赫兹的IF频率。高速选择性部分114包括几个级联的窄带低通滤波器部分，它们将在高频的不希望有的信号从集中在零频附近的所需信号中除去。这种低通滤波使得采样速率逐渐从在A/D转换器108输出端的高速率减低到可与在“后端”部分120输入端的通道带宽相比拟的速率。

“后端”部分120用于把通用电台结构“专门化”成具体适合于由系统电台类型输入端“B”指定的一个特殊的电台应用的结构。它的最佳实现可包括一个通用数字信号处理器（DSP）。最终选择性部分124，提供在无线电信号解调之前的，适合于调制类型和通道特性的任何所需的辅助滤波。例如，对一个数字数据通讯系统可提供自适应通道平衡。比滤波部分124还提供邻近通道衰减，以及通带平衡，以补偿高速选择性滤波器114特性的不完善，特性的不完善是由于实现无乘法器（低通）滤波器所需要的粗系数量化造成的。解调部分126可软件编程来实现多种类型的解调，包括用于语音和频移键控（FSK）数据的FM解调。解调后的语音信号可变回到模拟形式，然后放大和通过扬声器播放，如在图像121和122所提供的那样。或者，将数字语音信息存贮到数字存贮器123，供以后重新播放。在数据通讯系统中（未画出），解调后的数据符号可发送到计算机以便进一步处理，或者发送到计算机终端立即显示。此外，实现自动频率跟踪128的控制信息可从“后端”部分120中产生。最后，需要时钟产生部分118，控制A/D转换的输入采样速率（这对于精确降频转换是必不可少的）和让数字电路以常规的方式运行，以及控制输出采样速率（这或许为了与后继系统同步）。在这里描述的做为例子的实施方案中，采样速率fs取做20兆赫，所要接收的频带中心处在大约875兆赫。

图2是本发明数字接收机的前端线路原理图。线路的作用是将所选频带的射频信号数字化。本发明使得采样直接在R。F.频率完成。但是，在采样之前由R.F.模拟滤波器提供宽带预选。R.F.滤波器202和206的作用是提供对假信号响应的选择性。这些假信号响应包括在传统接收机前端存在的反射，半IF尖刺，Able-Baker尖刺等等。除了这些尖刺之外，还必须对频率提供选择性，因为它可能被采样过程造成混淆。最大容许带宽由Nyquist带宽（fs/2，此处fs是采样速率）限定，不过实际滤波器将明显地小于此限。

使用如图2中所示的、每个带宽大约4兆赫的2极和5极滤波器，当以20兆赫速率采样时，能对混淆的频率提供大于90分贝的抑制。除了对进入天线224的信号提供选择性外，滤波器206还频带限制了由R。F。前置放大器204产生的宽带噪声进入第一采样和保持208。这对于防止噪声的混淆是必要的，由此有效地提高了前端200的噪声因数。R.F.前置放大器204用来把R.F.信号放大到足够的水平，以提供系统灵敏度所要求的必需的信噪比。由于不同的频带需要不同的滤波器，把R.F.放大器204作为滤波结构（202和206）的一部分是实用的。本发明的接收机提供一个增益大约28分贝，噪声因数大约5分贝的R.F.放大器204。

时钟212和采样脉冲发生器210向第一采样和保持208、第二采样和保持220、模-数转换器222、以及数字零IF选择性部分（未画出）提供了时钟信号和采样脉冲。时钟产生可由20兆赫晶体振荡器完成，这种振荡器的适用范围很广。数字信号处理器（未画出）所用的40兆赫的信号是由模拟信频电路将20兆赫信号信频而得到的。

脉冲发生器210用来将20兆赫的时钟信号（近似正弦波）整形为非常窄的脉冲。采样脉冲的宽度依赖于希望接收的最高频带。大约300微微秒宽度的脉冲，将产生近似均匀幅度的，达近似1千兆赫的一“梳”谐波。这对于本发明的接收机在大约875兆赫的工作频率工作是必要的。脉冲产生可用传统的阶跃恢复二极管和环形电路来实现。这种类型的电路在题为“利用阶跃恢复二极管和其组件产生谐波（Harmonic    Generation    Using    Step    Recovery    Diodes    and    SRD    modules）”的文章中进行了描述。它刊在“惠普应用手册＃920（Hewlett    Packard    Application    Note    ＃920）”，可从Hewlett    Packard微波和半导体部得到，地址是：350Trimble    Rd，San    Jose，Ca.，95131。

由功能块202，204和206放大和选择的信号的频带，被第一采样和保持208采样。这与在传统R.F.接收机中的降频转换类似。虽然快速模-数转换器可以有效地采集信号，但由于实际转换器具有有限带宽输入，因而需要在转换器之前进行采样。而且，至今所有已知的高分辨率（＞10位），高速转换器都利用两步转换过程。这种类型的转换器必须使用第二采样和保持电路220。

双重采样对于克服采集时间，精度，和下降的实际限制是必要的。第一采样和保持的采样必须极快，在本发明的接收机中在300微微秒范围内。这就需要利用小的保持电容，以便通过一次次采样对电容充电，直到接近输入信号的电压。由于不可能在采样期间内完全充到输入信号值，导致了轻微的滤波处理，这对于典型用于陆地机动通讯的窄带信号是可以忽略的。在第一采样和保持中使用小保持电容引起的下降速率，这两步释-数转换器来说是不合要求的。同样，第一采样和保持可能使用的相对简单的保持电路的建立时间可能不适用于两步转换器。因为这些原因，采用了高精度第二采样和保持220。由于信号已经有效地降频转换，它此时以慢得多的速率变化。这就允许使用较长的采集时间和较大的保持电容。已知的两步转换器要求采样和保持在明显小于采样周期（典型情况是小于1/2采样周期）时间内的下降小于1/2步长。

第一采样和保持（208）可根据传统技术，用肖特基二极管电桥和双栅极MOS    FET作为缓冲放大器来实现。第二采样和保持可利用肖特基二极管电桥来实现，此桥具有附加反向偏压，以便在保持模式时限制下降。由差分结构J-FETS作为输入端和高动态范围双极跟随组成的高速放大器用作缓冲放大器。

宽带放大器209对进一步放大信号，以便克服模-数转换器的量化噪声是必要的。放大器209用于放大采样得到的信号，因而它必须是宽带的。高动态范围也是必要的，以防止放大器非线性造成信号失真。放大器209的噪声因数依赖于由R.F.放大器204提供的“接收”增益数以及对灵敏度的整个噪声要求。Motorola    MHW591    CATV宽带放大器适合于用作本发明的800兆赫接收机的宽带放大器。与这里描述的类型相类似的A/D转换器结构，在Muto，Peetz和Reher的文章中有说明，参见“设计一个10位，每秒20兆字符的模-数转换系统（Designing    a    10-bit，20Ms-Per-Second    Analog-to-Digital    Converter    System）”，惠普杂志（HEWLETT    PACKARD    JOURNAL），1982年11月，第33卷，11号，9-29页。

按照本发明的原理，在组合器/分离器214，高频颤动信号218加到采样得到的信号上。组合器/分离器有助于防止存在于宽带放大器和高频颤动源中的非线性将低通噪声转换成其它频率。高频颤动218的目的是均匀扩展模-数转换器的量化噪声。噪声基部（noise    floor）在Nyquist带宽上的均匀扩展防止由量化引起的相互调制失真成为固有的问题，并且还允许在最低有效位水平以下的信号恢复，由此降低了在A/D转换器之前的增益要求，并减轻了由于在转换器前面各级中的非线性引起的问题。如果使用两部转换器，高频颤动信号218必须在第二采样和保持220之前加上，因为信号在转换期间必须保持不变。高频颤动源218可利用模拟噪声源例如二极管噪声发生器来实现。高频颤动信号的普遍特性和优点，在Schuchman。L.所写的文章中进行了描述。参见“高频颤动信号和它们在量化噪声中的效应（Dither    Signals    and    Their    Effect    on    Quantization    Noise）”，电气和电子工程师学会通讯技术文集（IEEE    TRANSACTIONS    ON    COMMUNICA-TION    TECHNOLOGY），1964年12月，162-165页。

加在信号上的噪声在频谱上应与信息相隔离。在本发明的800兆赫接收机中所进行的采样，将信息放在大约3到7兆赫之间。低通滤波器216防止噪声加到信息信号上。本发明的接收机为低通滤波器216装有一个截止频率为1.5兆赫的5极椭圆滤波器。高频颤动信号在低通滤波器216的噪声等效带宽上的平均电平，应该大于模-数转换器的5个步长左右。必须注意防止高频颤动信号在A/D转换器222上引起削波。

模数转换器222将模拟信号转变为数字信号。转换器必须能够从所需要的接收机应用的动态环境中接受信号。对于陆地机动通讯应用，最低必须10A/D位，而且理论研究表明，由12位转换器提供的动态范围可与所有现存的传统陆地机动接收机相比拟。模-数转换器222具有基本重要性的两个因素是采样速度和步长。步长决定转换之前必需的增益数，以便接收量化噪声基部。步长越大，增益要求越大。大的增益导致转换器以前的非线性效应。转换速度也非常重要，因为它决定前端滤波器的容许带宽，并通过把量化噪声扩展在较大的带宽上降低对增益的要求。

满足本发明800兆赫数字接收机的使用的模-数转换器222是步长大约3毫伏的两步10位转换器，它能以大于50兆赫的速率转换。按照本发明的原理，大约54分贝的前端增益对于在接收以20兆赫速率采样得到的3微伏信号时具有30千赫带宽的接收机中实现10分贝左右的后检波信号噪比是必需的。在转换器222之前必要的大量增益限制了系统的非线性行为。相互调制率（IMR）被限制到大约65分贝，这有点低于传统接收机所能达到的指标。对于一般熟悉此项技术的人来说很明显，如果将步长减到200微伏左右，将允许达到IMR＞80分贝。此数值可与大多数现存的传统800兆赫接收机相比。

现在参照图3，适合于本发明实践的数字零IF选择性部分（DZISS）以框图的形式进行了描述。数字零IF选择性部分，设置在图2的前端线路200与图1的后端DSP120之间，并且它的运行使由前端200输出的调制的RF信号转换成由后端120处理的基带信号，DZISS由一个同相混频器304，一个正交相位混频器306，一个数字正交本机振荡器（LO）302（提供同相LO信号309和正交相位LO信号311），两个“快”数字低通滤波器308和310，两个“慢”数字低通滤波器312和313，以及一个时钟源（未画出）组成。

在本发明的实际作法中，分别在输入端口303和307将完全相同的数字信息加到同相混频器304和正交相位混频器306。一般说来，端口303和307不只是一条线，事实上是代表多位（如10或12位）数字的多条线。在任何给定应用中使用的数字的实际长度依赖于许多因素，包括：要求的分辨率，要求的动态范围和采样接收到的RF信号的频率。12位的字长被认为在接收20兆赫采样得到的典型的无线电信号时具有合格的性能。

混频器304与306分别具有做为第二输入的正交LO线309与311。正如上面讨论的A/D输出信号一样，LO信号不是单一的通讯线，而是90度相位间隔的信号（即，正弦和余弦波形）的多位离散时间表示。混频器304和306对A/D输入字和LO字进行算术乘法运算，结果合入后形成输出字，由混频器304和306的输出端口分别加到数字低通滤波器308和310的输入端口。可选择LO和混频器的输出信号的数字长度以得到合格的噪声行为。随着数字的加长，有更多的量化水平适合于代表信号。较小的量化增量可得到改善的噪声特性，这在此项技术中是为人们熟知的。上述的正交混频过程与在模拟“零IF”，或直接转换接收机中所进行的过程类似。但是，使用真正线性的数字乘法器，排除了在模拟直接转换中发生的不需要的信号与D.C.的二阶混频，以及其它不希望的效应。

由乘法器304和306进行的正交混频将所需要的信号频率变换到接近零赫兹的中心频率，其中频率转换量可由通道频率控制305决定。所得的正交混频信号然后可经低通滤波，以除去带外噪声和不需要的信号。在本发明最佳的实践中，这种选择性是在两级中提供的。第一级由快速递归数字滤波器部分308和310构成。数字滤波器308和310结构完全相同，并且可根据递归滤波器布局技术制成，这种技术将在下面更详细地描述。余下的选择性由“较慢”递归滤波器312，以及313分别提供。结构的这种选择将在下面更详细地讨论。跟着滤波过程之后，数字信号输出到后端DSP120以便进一步处理。

图4a是图3中描述的数字振荡器的原理和框图。我们记得，正交振荡器的作用是提供用于正交混频过程的数字化的，采样类型的正弦和余弦波形。数字零IF选择性部分的实现，依赖于产生这些波型的精确和稳定的数字表示的能力。特别适于本发明要求的一类数字振荡器的构成，是建立在ROM（只读存贮器）查表概念上的。考虑包括复数正弦波采样的数字信号的产生：

W（t）＝e^j2πfct

其中fc是所需要的振荡器的频率。

按照传统的通讯理论，

e^j2πfct＝cos2πfct+jsin2πfct

这样，所需要的正弦和余弦波形可以被认为分别是复数正弦波形的实部和虚部。采样类型的e^j2πfc^t可通过用离散的时间变量nT代替连续的时间变量t来得到，这里n是计数整数（1，2，3，……），而T是采样周期，它等于1/fs＝1/采样频率。因而，这个离散的时间信号等价于：

W（n）＝e^j2πfc（nT）

产生此信号的ROM查表方法，是由使频率变量^fc以及时间变量离散而得出的。如果我们让^fc＝Kfs/2^N（这里K和N是整数），那么，

W（n）＝e^j2πkfs（n/fs）/2^N＝e^j2πnk/2^N

可以看出，只有2^N个不同相位的余弦和正弦值需要产生。产生这些数值的一种方法，叫直接ROM查表，它基本上包括使用包含2^N对数值（余弦和正弦）的ROM表，这2^N对数值由一个包含整数nK（正比于相位）的寄存器寻址。相位寄存器在每一个采样时间（对应于n）增加数值K（对应于所需要的频率fc）。所得到的频率分辨率是△f＝fs/2^N，由此可产生2^N个不同的频率。

根据应用的需要，直接ROM查表技术可能包括大量的ROM。不过可以利用余弦和正弦波形的对称性质的优点，减小ROM的规模。这种性质可使表的条目数从2^N对减少到2^N/8对。尽管这样，ROM的规模还是极大的。在这种情况下，可利用一种叫做因子分解ROM查表的技术进一步减小ROM的规模。

本发明的数字本机振荡器400采用因子分解ROM查表技术，它利用的是这样的事实，即单位幅度相量可以分解为“粗”和“细”相量的复数乘积。这样，单位幅度相量e^jψ能用将信号分解为e^jψc·e^jψf来表示。因此，单位幅度相量可以这样实现，把分开的粗值相量和细值相量存贮到ROM中，将两者乘在一起以得到正交混频器要求的离散时间正弦和余弦值。这种因子分解的优点是，存贮粗值及细值相量所必需的ROM数比直接ROM查表方式所要求的有了极大的减少。这种ROM规模减小所付的代价是，引入进行粗和细相量复数乘法的线路。通常，复数乘法可用四个乘法器和两个加法器来完成。靠适当选择细值相量，并考虑到小角度的余弦值可用1近似，用于余弦细值相量的ROM可以省掉。而且，通过将小角度余弦值近似为1，可从产生复数乘积所要求的乘法结构中省去两个乘法器。这导致在因子分解ROM方法中费用和规模的节省。

仍参见图4a，利用因子分解ROM方法实现的数字正交本机振荡器用框图的形式描述。在A/D转换器采样频带内的，具有正比于所需频率的N位二进制数形式的频率信息，输入通道频率锁存器402。通道频率锁存器402可按多种不同的形式构成。例如，假设N＝20，5个级联的由Motorola公司制造的74LS175（四端D触发器）以及其它组件，可以提供合乎要求的实现。那些擅长此项技术的人会知道，通道频率锁存器402可用各种方法输入。例如，在单频率电台中，通道频率锁存器将始终输入单一的二进制数。而对于多频率电台，通道频率锁存器402从EPROM或ROM查表表格输入，或者另外由微处理器运算并从其锁存。

通道频率锁存器402连接到二进加法器404。那些擅长此项技术的人会懂得，在下面对数字正交本机振荡器400的讨论中，各功能块之间的所有连接线实际上都是多位二进制字线，而不是单一的连线。加法器404的输出接到相位累加器406。相位累加器406可构成为一个N位二进制锁存器，用以存贮下一个将要寻址的ROM位置的地址。这样，相位累加器406的输出可直接接到余弦粗值ROM418，正弦粗值ROM416，和正弦细值ROM414（我们记得不需要细值余弦ROM，因为细值余弦此时用1近似）。而且，相位累加器406的输出被反馈到加法器404，以便与代表处于通道频率锁存器402内通道频率信息的二进制数相加（模2^N）。相位累加器406的输出，每个时钟周期更新一次，时钟周期通常是采样频率。这种二进制加法的结果是，相位累加器406存贮着最后的地址同包含在通道频率锁存器内的一个二进制向量相加的二进制和（正比于相位）。这个数字表示产生正交本机振荡器信号Cos2πfcnT和Sin2πfcnT所要求的下一个地址。

在最佳实施方案中，通过将数字高频颤动信号加到相位累加器406的输出和在寻址ROM表格之前将结果舍位，可减小ROM的规模，或等价地，可改进频率分辨率而不增加ROM的规模。本机振荡器的频率分辨率由相位累加器的数据路径宽度（N）和要求的采样速率fs定义。增加频率分辨率的最直接的方法是将相位累加器加上更多的位数和增加ROM表格的规模。但这将是一个昂贵的办法，因为相位累加器每增加一位，ROM的规模就要增加一倍。另一个选择是增加相位累加器的位数，但在进行ROM查表之前舍去附加的位数。这将引入严重的相位舍入和在本机振荡器输出中引起尖刺。为了避免这些尖刺，在舍位前将低水平的高频颤动信号加到累加器输出。

按照本发明的原理，通过在舍位前将二进制高频颤动信号加到相位累加器406的输出，可提高数字振荡器的频率分辨率而不增加ROM的规模和不在输出引入尖刺。为了实现这个目的，数字振荡器400具有一个L位的高频颤动源408，它产生L位宽，均匀几率密度的，伪随机“白噪声”信号。高频颤动源408的时钟频率定为采样频率，以便对从相位累加器406输出的每一个相位字，提供一个新的L位的高频颤动字。通过将M＝N-L个零加到从高频颤动源408输出的L位高频颤动字的前面，构成一个N位高频颤动字。由N位二进加法器410，以模2^N的形式，将这个样合的N位高频颤动字与相位累加器406的N位输出相加。然后将加法器410的和输出舍去M位（舍位未画出）。在实际中，这种舍位过程可通过简单地略去在数字加法器410输出产生的若干最低有效位来完成。舍位操作本身使得ROM规模减小。

二进制相位字的量化或舍位，在产生正弦和余弦波形时发生失真或噪声。由于相位是一个周期函数（锯齿波），由量化产生的噪声也将是周期性的，除非它以某种方被随机化。周期性噪声将在振荡器的输出谱线中引起离散的“尖刺”，如果它们超过一定的阈值，在大多数应用中是不希望的。在相位量化之前加上高频颤动信号会使得相位噪声随机化，并在输出具有更合要求的白噪声谱。二进制相位字由一个N位二进制字来表示。高频颤动信号包括一个L位的伪随机二进制字，它与N位的相位字相加。这个过程产生了一个N＝L+M位的二进制字。此二进制字然后经舍位成为一个M位的二进制相位字，它相对来说不受上述假信号的影响。

振荡器输出噪声的相位量化效应可由下面的分析来说明。理想的振荡器输出由下面的等式描述：

W（n）＝e^j2πfc^nT＝e^jφ（n）

如果相位角量化时具有误差

（n），那么时际输出由下式描述：

W（n）＝e^j〔φ（n）+ （n）〕

所引入的误差为：

E（n）＝W（n）-W（n）＝ej〔φ（n）+ （n）〕-ejφ（n）

＝ejφ（n）〔ej （n）-1〕

对于有意义的情况，

（n）非常小（＜＜1），ej

（n）可用1+j （n）近似，由此可得：

E（n）＝ejφ（n）·j

（n）

E（n）的谱线可看作仅仅是相位量化噪声谱线的频率变换（以及由j无关紧要的标度）。因此，如果

（n）是随机的或“白”的，那么E（n）也同样。而且，E（n）的功率与

（n）相同，使得由相位噪声引起的输出噪声的水平可以很容易地估计。

选择高频颤动信号的功率水平需要在噪声白化效应与输出噪声功率水平之间搞折表。随着高频颤动功率的增加（通过增加高频颤动信号中的位数L），噪声将变得更白，但同时总的相位噪声功率也增加。可以看出，如果高频颤动信号表现出均匀的几率密度，选择L＝N-M将使得高频颤动功率具有最佳水平，因为它代表要将相位量化噪声完全白化所必需的最小高频颤动信号。因此在最佳实现中，高频颤动信号的位数L等于在舍位过程中丢弃的位数。应注意到，可以利用呈现非均匀几率密度的高频颤动信号。但是，最好是均匀密度的，因为它最容易产生。由于L＝N-M，相位噪声的变化（功率）等于等价的高频颤动信号的相位变化的二倍。给定一个由N和fs决定的所希望的分辨率，那么L和M，因而所要求的ROM规模，都由在振荡器输出的白噪声的容许水平决定。

做为例子，当fs＝20兆赫，N＝20位时，频率分辨率是19.07赫兹。在没有高频颤动的情况下舍位到M＝17位（以便得ROM规模减小一因子8），在振荡器输出产生尖刺，它对于一个特定频率低于所需要的信号的水平98分贝。在舍位前加上3位的高频颤动信号，使误差信号变白，除掉尖刺。按照本发明的原理，对于一个给定的输出噪声水平，只要简单地将频率和相位锁存器，以及高频颤动信号加上更多的位，就可无限制地增加数字振荡器的频率分辨率。由M决定的ROM规模，保持不变。舍位后保留下的M位二进制字送到ROM地址锁存器4/2，锁存器412输出连接到ROM418，416和414。当接收到一个地址时，ROM418，416和414在它们各自的输出端口，输出位于接收到的地址处的数字二进制字。然后从三个二进制数运算产生了数字正交信号。

如前所述，ROM416和418的输出信号是正比于粗相位的余弦和正弦的二进制数。ROM414的输出信号是正比于细相位的正弦的二进制数。为了使在细余弦近似中误差降到最小，所用的细相位值是集中在正轴附近的值。ROM地址锁存器412的输出是一个M位的数，它分成Mc位粗地址和Mf位细地址，这里M＝Mc+Mf。粗相位是2π（Pc+1/2）/2^Mc，其中Pc是相应于Mc位粗地址的整数。细相位是2π（Pf-2^Mf-1）/2^M，其中Pf是相应于Mf位细地址的整数。例如，如果M_c＝10和Mf＝7，ROM表格的条目可具有下面所示的表1和表2的结构。

为产生余弦波形（即复数波形的实部），正弦近似值ROM418和正弦精确值ROM414的输出首先在乘法器426中相乘。乘法器426的输出加到求和电路440上，在该处它被从余弦近似值ROM416的输出中减去（以2的补码的形式）。这个运算过程产生余弦值，它在通道441上输出并耦合到图3的正交混频器上。为产生数字正交值LO的正弦值，余弦近似值ROM416和正弦精确值ROM414在乘法器428中相乘。乘法器428的输出加到求和电路442上，在该处它同正弦近似值ROM418的输出相加。求和电路442通过连接443输出分立的时间正弦值数字码，它耦合到图3的正交混频器306上。这样，因为正弦和余弦信号的分立时间值在数学上计算出来，所以用最小的ROM空间达到理想的90度位相控制。寄存器420，422，424，434和438提供流水线，它有助于数字振荡器的高运转速度。延迟电路430和436用来均衡不同信号通路的延迟。

分解的ROMLO（只读存储器本机振荡器）减小ROM的区域，同时保持可接受的频率分辨率。例如，为提供工作在20MH₂的数字正交LO，每个近似值ROM416，418可在1024×16ROM中实现，而精确值正弦ROM414可在128×8ROM中实现。这导致使用大约34，000比特的ROM达到大约20H₂的频率分辨率。因为除了位相累加器外没有反馈形式的电路，所以分解的ROM结构更适于高取样率的操作。这允许LO电路的剩余部分（特别是乘法器426和428，它们是主要的速度瓶颈）构成流水线以实现很高的运行速度。流水线可以包括在某些关键点引进锁存器，就象在现有技术中熟知的在乘法器内部的那样。这样就描述了分解的ROMLO，它输出具有选定频率的分立时间数字正交信号。

适用于本发明的装置的数字加法器可以是一些74LS181    4位运算逻辑单元器件并联组成的形式。这些器件在Motorola公司（Box2092    Phoehix，Arizona，85036）提供的题为“Motorla肖特基TTL数据手册”的数据手册之内显示并描述。ROM418，416和414可以由多种熟知的ROM器件构成，如“Signetics双极存储数据手册”（1984）中描述的Signetics公司（811E，Argues    Aveue，P.O.Box3409，Sunnyvale，Calif，94088）提供的82LSI81。例如，乘法器426和428都可由TRW电子公司TRW公司（P.O.Box2472，Lajolla，Ca.92038）生产的MPYO16K实现。

所需的近似值ROM的数量可通过利用正弦和余弦波形的对称性的优点进一步减少，这样，只需存储相量单位圆的头八分之一周期（即头45度）中的单位幅度相量的值。熟知现有技术的人知道用单位幅度相量表示旋转360度的正弦或余弦值。根据正弦波形仍对称性质，除了可能变号和互相转换（即，正弦变成余弦，和相反的过程）外，余弦和正弦波形在单位圆的头八分之一周期上的值同这些波形在其它八分之一周期上的值相等。这样，只需的近似值相量是在头八分之一周期中的，加上相量正处在哪个八分之一周期的指示器，还有根据当前八分之一周期来求反（即改变符号）和/或改变近似余弦ROM416和近似正弦ROM418的输出的电路。八分之一周期指示器用三个二进制位ROM地址很容易地实现。例如，三个最高位（MSB）可用来表示八分之一周期，而剩下的位用来对近似值相量ROM寻址。

图4b是同本发明的数字振荡器兼容的一种数字高频振荡发生器的例子的示意图。数字高频振荡信号可由任何一种熟知的伪随机序列发生技术产生。一种形式的高频振荡，或随机数发生器在G.I.Donov的文章“高速随机数发生器“（A    High-Speed    Random-Number    Generator），“无线电电子和通讯系统”第25卷，第4期，第88-90页（1982年）中显示并描述。

现在参考图4b，以图的形式显示3反馈位移寄存器伪随机序列发生器，它便于用在本发明的实现中。图4b的序列发生器用于提供L位数字高频振荡信号给图4a的二进制加法器410。高频振荡发生器408包括R位位移寄存器460，它可由以级联方式连接的多个触发器464到499构成。在本发明的较好的实践中，平行的3位高频振荡信号分别从位于触发器478、491和499的输出上的位移寄存器上分接。给“异”门462的输入耦合到触发器464、493、498和499上。“异”门462的输出耦合到触发器464的输入上。位移寄存器产生3位伪随机高频振荡信号，它加到图4a的相位累加器406的输出上。同本发明的实践中使用的其它器件一样，触发器464至499和“异”门462可以是任何熟知的逻辑器件;然而，高速TTL器件特别适用于实现本发明。利用其它逻辑家族的实现对于具有现有技术的普通技能的人也是明显的。将图4b的高频振荡发生器作为一种类型的满意地实现本发明的数字振荡器的数字高频振荡发生器的例子进行陈述。对于熟悉本技术的人很明显的是许多其它数字高频振荡发生器也可满意地利用，为了使由削顶产生的位相噪音“变白”，提供给出周期至少为2取样点长的几率密度均匀的L位数的伪随机序列的数字高频振荡发生器。

如图3所示，中频（IF）滤波部分以20M取样点/秒的速率接收来自模数转换器的数据，将接收到的信号同直流（零中频频率）混合，对接收到的信号进行低通滤波以获得所需信号，并以（急剧）减小的采样率将信号送到图1的尾端120。在较好的实例中，低通滤波和采样率的降低不是分开操作的;相反，在不需要的信号（如果不去掉它可造成混淆）被滤掉时，在各滤波器部分之间采样率逐渐降低。唯一的以输入的采样率工作的（在此描述的实例的实施生案之中为f_s＝20MH₂）滤波部分是第一个部分。以那个采样率工作的仅有的其它电路是正交本机振荡器（LO）和混频器。这样，这个高速电路对于所有的数字零IF选择部分的工作速度设置3上限。为将前端的取样保持电路和模数转换器发生的相互调制问题减至最小并允许接受足够带宽的信号，高速运行对于本发明的数字接收器是很重要的。

图5a是图3的“快速”，窄带低通滤波器308和310的方框图。正交本机振荡器302和混频器304和306是无反馈电路（主要为ROM和乘法器），它们适合于流水线或其它形式的平行方法以提高其速度。然而，因里低通滤波器部分308，310做成循环（无限脉冲响应）滤波器，它们不能构成流水线去提高速度。它们的速度由沿封闭（反馈）路径的最大延迟确定。对于本发明所用的低通滤波器，该路段包括两个数字加法器和一个锁存器。就是这个路段限制了模数取样速率，从而限制了数字接收机的总的性能。因为实现很高速度的问题，滤波器设计成两个交错的10MH₂TTL滤波器。通常与使用低取样率相伴的混淆问题通过在不希望的滤波极点附近增加零点而减轻。

如图5b所示，图5a的“快速”低通部分546分解成两个半速部分加复合的滤波器。这个改进允许数字IF部分可以以其它方法的速度的两倍运行，并使本发明的数字接收机的性能得到改进。本发明的“分解的”滤波器结合图3和5显示。其它的滤波器分解技术已得到讨论，如在M.Bellanger，G.Bonnerott和M.Coudreuse在IEEE    TRANSACTIONS    ON    ACOUSTICS，SPEEH，AND    SIGNAL    PRO    CESSING，VOL.ASSP-24，NO.2，April    1976中发表的“由多相网络数字滤波：在取样速率变化和滤波器组中的应用（Digital    Filtering    by    Polyphase    Netivork：Application    to    Sample-Rate    Alteration    and    Filter    Banks）”的文章中。

复合滤波器554是非循环滤波器。复合的滤波器（它在图8中很详细地显示）在f_s12（z＝-1）处用两个零点去消除由分解引进的极点。上述滤波器只需用加法器和锁存器就可实现（即，没有乘法器），并且这样只加最少的硬件。

注意，因为两个半速电路同单个全速电路需要大约相等的功率（忽略复合的滤波器的附加功率），所以虽然分解需要增加硬件，它只是在名义上增加功率的消耗（与CMOS器件一起）。

图6用一些幅度图详细描述分解过程。具体地，图6a显示了原来型式的第一个两极部分对于输入取样率f_s为20MH₂的响应。图6b显示了“分解后的”特性，它是两个10MH₂部分的结果，同时图6c显示了后面的“复合的”滤波器的响应。最后，图6d显示了图6b和图6c的组合（即级联），除了对10MH₂的“陷波”（它是在f_s/2消除附近的两个极点的零点的结果）外，它事实上同图6a是不可分辨的。

分解滤波可表示如下：

y（n）＝ $\underset{\mathrm{i\; =\; 1}}{\overset{{\mathrm{2\; N}}_D}{\mathrm{\Σ}}}$ y（n-i）h_d（i）+x（n）

其中x和y分别是滤波器的复输入和输出（即它们都有实部和虚部）。而且，h_d是分解滤波的多项式系数，而N_D＝2是原全速滤波器的阶。因为分解的20MH₂滤波可表示成z^-2（如将在下一部分显示的），它可由10MH₂形式的电路实现，其中

h_d（i）＝h_d（i/2） i为偶数

0    i为奇数

其中h_h是原高速系数。

这样，分解的滤波可重新表示成：

y（n）＝ $\underset{\mathrm{i\; =\; 2}}{\overset{{\mathrm{2N}}_D}{\mathrm{\Σ}}}$ y（n-i）h_h（i/2）+x（n）

（步长为2）

将变量i变成2j使求和简化成：

y（n）＝ $\underset{\mathrm{j\; =\; 1}}{\overset{N_D}{\mathrm{\Σ}}}$ y（n-2j）h_h（j）+x（n）

从这个公式，分路滤波的输入x和输出y可分成两路，如图5a所示：

x^（Y）（m）＝x（2m+Y）

y^（Y）（m）＝y（2m+Y）

其中y＝mod（n，2）0/00    0，1

用2m+1替换上面分解滤波求和之中的n得：

y（n）＝ $\underset{\mathrm{j\; =\; 1}}{\overset{N_D}{\mathrm{\Σ}}}$ y（2m-2j+1）h_h（j）+x（2m+Y）

最后，两个分开的分解滤波（Y＝0，1）可表示成：

y（Y）（m）＝ $\underset{}{\overset{N_D}{\mathrm{\Σ}}}$ y（Y）（m-j）h_h（j）+x^（Y）（m）

假定所希望的滤波有极点z＝z_p。则相应的滤波特性可表示为：

H＝（1-z_p ^z-1）^-1

如果该极点在180度外“重复”，则可得如下的特性：

H′＝〔（1-z_p ^z-1）（1-z_pe^jπz^-1）〕^-1

＝〔（1-z_p ^z-1）（1+z_pz^-1）〕¹

＝（1-z² _pz^-2）^-1

因为所得特性具有Z^-2的形式，所以它可（象以前部分显示的）分解成两个半速滤波，每个有极点z²＝z² _p。

本发明的数字零IF选择性仪器中的低通滤波部分用如下形式实现，该形式可写成系数a和b的形式，其中b＝ca。对于极点对z_p，z^＊ _p，其中：

z_p＝（1-d）e^jq（d，q＜＜1）

系数为：

a    @    2d

且

b＝d²+q²

对于半速滤波，极点对为z² _p和（z² _p）^＊。因为

z² _p＝〔（1-d）e^jq〕²

@（1-2d）e^j2q

这样，对于半速滤波的系数可分析全速情况时全速情况的系数的形式而得到：

a′＝2（2d）

＝2a

且

b′＝（2d）²+（2q）²

＝4（d²+q²）

＝4b

这个设计在图5b中描述。二阶IIR（无限脉冲响应）滤波器在IEEE    TRANSACTIONS    ON    CIRCUITS    AND    SYSTEMS，VOL    CAS-27，NO.12，Dec    1975中Agarial，A.C.Burrus    C.S.的文章“具有非常低的选择性和舍入噪音的新的循环数字滤波结构“（New    Recursive    Digital    Filter    Strucurs    Hauing    Very    Low    Sensitivity    ang    Roundoff    Noise）中描述。由Agarwal和Burrus建议的滤波结构出于本发明的目的为将延整个反馈回路的延迟减至最小而得到改进。本发明的滤波结构在图7中描述。

所有的数字滤波结构主要由同样三个部分组成：加法器，乘法器，和延迟电路（通常为锁存器或RAM）。影响数字滤波性能的因数都与如下事实有关，滤波的不同参数是数字化的，即，它们具有有限的精度，而不是在模拟滤波中的无限的精度。数字滤波的有限精度主要给出三个主要性能影响，在任何数字滤波仪器中都必须加以控制。

系数舍入是影响之一。在数字滤波器中发现的常数系数确定其频率响应。把这些系数舍入成整数使它们表示成二进制的有限的整数的结果造成了滤波响应中永久的，可预示的变化。这同改变模拟滤波的RLC（电阻电感电容）的值是相似的，然而，数字滤波不象在模拟滤波中那样受温度变化的损害。一般地，滤波器的Q值越高（即带宽比起取样率窄），频率响应受系数舍入的影响而改变得就越大，除非使用了特殊的结构。由于IF滤波一般地是非常窄的带，或高Q值滤波，所以对滤波结构的审填选择是关键性的。

舍入噪音是数字滤波中另一个必须控制的性能特点。输入到数字滤波器内的数据已舍入成有限的二进制数，而且在滤波器的确定点处几乎总要进行附加的舍入。上述舍入操作在数字滤波器内产生误差或噪音。例如，如果滤波器中使用的数字字长为16位而系数表示在10位之内，则每次乘法操作需产生25位相乘，它必须在将结果输回存储器之前舍入为16位。

在数字滤波中要控制的最后的主要影响是溢流水平。数据取样表示在有限位之内的事实意味着存在与滤波器中的每个节点相应的最大允许绝对值，如果超过了它就造成溢流现象（如果使用2的补码二进制运算则一般为环绕的）。这个最大允许数据同前面所述的舍入噪音水平耦合，确定滤波器的动态范围。

一些通常的结构被用来实现数字滤波。直接的设计方法是将一阶的和二阶的直接式滤波器部分级联起来，直到达到所需的滤波级数。这个方法的优点是简单，正规，并易于实际的滤波器设计。然而，通常的方法也遭受主要来自实现窄带滤波需要高精度（如16位）滤波系数表示这一事实的损害。这需要在滤波部分的反馈回路中进行非常复杂的乘法运算（例如16。20位）。这些乘法运算对滤波器的运转加上了严重的速度和时间限制。另外，流水线操作（提高逻辑电路速度的常用技术）不能用在反馈环路中。最后，高精度、高速乘法器消耗相当大的功率。

现参考图7，以方框图的形式描绘数字低通滤波部分700。用于DZISS的滤波器是循环滤波器（在滤波器的结构中的关键点反馈，定标，并求和输出信号），它具有窄的带宽，并被最佳化为高速的和对前面所述参数数字化对数字滤波的有害影响是低灵敏度的。图7的二阶窄带低通无限脉冲响应（IIR）滤波器用在图5b中分解的“快速”低通滤波器中，它以模数转换器的速度运行。分解在实现这个高运行速度中是有益的，但需要增加硬件：两个二阶IIR部分代替一个，和过去不需要的二阶FIR部分。

数字低通滤波器700提供了由图5b的方框550和552描述的功能。数字低通滤波器包括四个数字加法器（2的补码）704，708，712和716，两个延迟或锁存器710和718，和两个二进制移位器706和714。如前面讨论数字正交本机振荡器400时所述，象图3中描述的单独连接的低通滤波器308，310和312和313是多位数字码而不是单电线。

给数字滤波器700的输入信号加到数字加法器704的同相输入端702。给数字加法器704的第二个反相输入取自数字延迟器718，它是从滤波电路的输出端720反馈的。数字加法器704得到的差（2的补码）接着加到增益单元706的输入端，它提供移位后的第一和信号作为数字加法器708的一个输入。

移位器706将从数字加法器704输出的数据码的所有位向右（即朝最低位）移NC位，相当于乘以等于2^NC的系数C。这个位移可通过适当选择从数字加法器704到加法器708的数据线的路段而实现。这样，促进了数字滤波部分700的高运行速度的实现，这是因为不存在象在由通常的乘法器电路实现的系数乘法中与位移器706伴随的时间延迟。

数字加法器708将延迟器710保持的数字加法器708的最后输出累加到移位的第一和信号上。然后，数字加法器708的最后或前面的输出加到数字加法器712上。给数字加法器712的第二个反相输入取自数字延迟器718，如前所述，它取自数字滤波器的输出720。数字加法器712的结果加到位移器714上。它耦合到数字加法器716上。位移器714将数字加法器712的出的数据码的所有位向右移Na位，相当于乘以等于2^Na的系数。因为不引起时间延迟，所以位移器714也促进了高运行速度的实现。分别相应于位移器706和714的参数NC和Na控制数字滤波部分700的频率响应，并如前面的分析所示，可被选择来产生适合于计划应用的响应。数字加法器716在延迟器718保持的716的前一输出上累加第二个位移的和信号。延迟器718的输出也是数字低通滤波部分700的输出，并且代表以前加到和电路704的输入端的输入信号702的限制了带宽的表示。

图8是带陷波的二阶复合有限脉冲响应（FIR）滤波器，它的采样率是图5b中的分解快速低通滤波器所用的采样率的一半。如图5b所绘出的，给滤波器800的输入端802被耦合到滤波器700的输出端720上。根据图8，数字滤波器800包括分别耦合到数字延迟器810和814及数字加法器812和816上的数字移位器804，806和808。数字移位器804，806和808分别用1/4，1/2和1/4的增益，以实现一半采样频率的在单位圆上有两个零点的滤波器。这些数字移位器分别使输入802向右移2，1和2位。因为上述“位移”可通过以合适的方式布置连线的路径来实现，所以这些增益操作不消耗真实时间和不需要实际的硬件。第一个部分和用由延迟单元810得到的增益单元806的定标输出作为第一输入和增益单元804的前一个（或最后的）定标输出作为第二输入在加法器812中形成。类似地，得到输出818作为第二个部分和，它是用由延迟单元814得到的增益单元808的定标输出作为第一输入和加法器812的前一个（或最后的）第一个部分和作为第一输入而形成的。这个滤波器的传递函数可写为

H（Z）＝Y（Z）/X（Z）＝（1/4）〔1+Z^-1（2+Z^-1）〕

为计算输出，比较在IIR部分中的两个求和与一个锁存，FIR滤波器只需要进行一次求和与一次锁存操作，所以FIR复合滤波器易于以全输入采样率（20MH₂）运行。另一设计通过采用附加的控制电路允许加法器以较低的采样率运行。通过将分路引入滤波操作，即只计算后面的以减低的采样率运行的滤波部分所需的输出，就允许FIR滤波器运行得更慢。在CMOS器件里，通常在运行速度降低时功率消耗也降低。这样，FIR复合滤波器的功率消耗就可以一些控制电路为代价而降低。

在图3的“快速”滤波器308和310与“慢速”低通滤波器312和313之间，希望实现采样率的降低，或分路。如现有技术中熟知的那样，采样率降低的可能程度取决于由“快速”低通滤波器提供的衰减量。例如，如果用20MH₂的输入采样率，而且“快速”滤波器由具有如表3所列的系数的分解滤波器实现，则2MH₂的输出采样率可被采用，具有由“快速”滤波器提供的起过100Db的混淆防护。

“慢速”低通滤波器312和313可由几级二极点滤波部分实

表3

现。例如，如果使用三级，每级具有图9a，9b和9c的结构和表3中所列系数，则采样率可由2MHz减至80KH₂，其中慢速1、慢速2和慢速3分别相应于图9a、9b和9c。

另一节省硬件的设计涉及交错同相和正交采样流并用三级时分多路滤波。这需要滤波器以两倍于非多路设计的运行速率运行，但是因为采样率已比快速滤波器降低了10倍，所以多路滤波器仍然可以第一级滤波速度的五分之一运行。

图9a是用在实现“低速”低通滤波器的时间分割多路滤波中的第一个时分多路二级低通IIR滤波级的方框图。图9a至9c表示类似于图7所示的滤波器结构的时分多路方案。图7的结构和图9的多路方案之间的主要区别是延迟单元在长度上被加倍了。这样，不使用Z^-1单元（实现在单一锁存硬件中）而使用Z^-2单元，它们由两个锁存器串联形成。这个结构的效果是滤波器交换处理每个同相和正交采样。在后面的讨论中，将详细讨论图9的操作。在由数字滤波器900a处理后，信号耦合到第二滤波级900b并到之后的由图900c描述的第三滤波级。数字滤波器900a，900b和900c的总的滤波结构是相同的，所以只详细讨论数字滤波器900a。

然而，分别如图9a、9b和9c及表3所示，数字滤波器900a，900b和900c的数据路径和滤波响应在各级之间变化很小。

数字低通滤波器900a包括四个数字加法器（2的补码）904a，908a，912a和916a，四个数字锁存器（每两个在910a和918a中）和两个二进制移位器906a和914a。给数字滤波器900a的输入信号加到数字加法器904a的同相输入端902a上。给数字加法器904a的第二个反相输入取自数字锁存器对918a，它是由滤波电路的输出端920a反馈的。然后将数字加法器904a得到的差（2的补码）加到位移器906a的输入端上，它提供移位后的第一和信号作为数字加法器908a的一个输入。

移位器906a将数字加法器904a输出的数据码的所有位向右（即向最低位）移Nc位，相当于乘以等于2^-Nc的系数。这个位移可通过适当选择从数字加法器904a到加法器908a的数据线路的路径而实现。这样，促进了数字滤波部分900a的高运行速度的实现，这是因为不存在象在由通常的乘法器电路实现的系数乘法中与位移器906a伴随的时间延迟。

数字加法器908a将锁存器对910a保持的两个采样时间前的数字加法器908a的输出累加到移位器的第一和信号上。然后，锁存器910a保持的数字加法器908a的输出加到数字加法器912a上。给数字加法器912a的第二个反相输入取自锁存器对918a，它如前所述取自数字滤波器的输出端920a。数字加法器912a的结果加到位移器914a上，它耦合到数字加法器912a上。位移器914a将数字加法器912a输出的数据码的所有位向右移Na位，相当于乘以等于2^-Na的系数。因为不引起时间延迟，所以位移器914a也促进了高运行速度的实现。分别相应于位移器906a和914a的参数Nc和Na控制数字滤波部分900a的频率响应，可被选择来产生适合于计划应用的响应。数字加法器916a将第二个位移后的和信号累加到延迟器918a保持的916a的前一个输出上。延迟器918a的输出也是数字低通滤波部分900a的输出，并且代表以前加到和电路904a的输入端的输入信号902a的限制了带宽的表示。

很明显，对于熟知现有技术的人来说，可在四个（全部）低通滤波部分的每个之间应用更逐渐的采样率衰减。逐渐的采样率衰减提供了明显的优越性，在建立总的输入对输出采样率的比中它给出很大的灵活性。根据对输出采样率的限制，它允许几乎任意地建立模数采样率，以与所需的前置选择器的通频带匹配。在第三级（和最后）“慢速”低通滤波部分的输出上，足够的衰减已知到更高频率的通道上，使由于从2MHz到80KHz的分路造成的混淆不干扰所希望的，中心约在零频的频带。

在经图1的高速选择部分114滤波处理和分路后，恢复的数字信号包括具有正交分量的接收数字信号。接收的数字信号的正交特性保证存在于原始RF信号中的位相信息在经过处理链后得到保存。接收的正交数字信号耦合到图1中的数字接收机的末端120上，它如前所述便于由可编程序的，通用的数字信号处理I.C.（集成电路）实现。无线电末端120进行所需的附加处理，产生用于提供恢复数据或声频信号的数字基带信号。另外，无线电末端120可提供对恢复信号的最终解调滤波和解调后处理。图10和11详述了适于在数字信号处理I.C.的范围内执行最终预解调的选择性的数字滤波结构。下面的图12详述了根据本发明的精神适于解调FM信号的一个技术。

图10显示了五阶非循环滤波器1000，它提供附加的衰减使采样率可进一步由80降到40KHz，同时只造成可忽略的所需频带上的混淆失真。因为该滤波器在40KHz的相当低输出采样率（复采样）上运行，可能在通用的数字信号处理器中实现它。上述处理器典型地很适于将乘法运算1004，1010，1016，1026，1030和1036及加法运算1006，1012，1020，1024和1032流水线化，所以选择“直接型”滤波结构。

图11显示了有四个极点和四个零点的直接型滤波结构，它被用来弄平复合接收机滤波器的通滤带响应。它可由在通用数字信号处理器中的一系列乘法运算1104，1112，1118，1120，1126，1132，1140，1146和1150，加法运算1106，1114，1116，1122，1108，1130，1136和1144实现。因为单精度（一般16比特字长）运算不能提供轻便无线电应用所需的足够的动态范围，有必要在DSP仪器中应用双精度运算。很明显，对于熟知现有技术的人，最终选择部分的不同带宽可通过选择末端DSP中不同的滤波系数而程控地获得。不同选择性带宽也可通过使用不同的降低采样率，或通过在无乘法器低通滤波部分中不同的有线增益单元（例如通过对一选择器）而得到。

图12是与本发明的数字无线电结构兼容的数字FM解调器的方框图。实际上，数字解调是其中由数字信号处理器I.C.完成的一个任务。根据图12，限幅部分1202包括与同相通道逆运算发生器1210和乘积乘法器1212一起的定标级1204，在其上定标并旋转的同相（I′）分量的倒数同定标并旋转的反相（Q′）分量相乘产生等于定标并旋转的信号矢量采样的相角的正切值的项。数字乘法器1212的作用是对可能存在的输入信号矢量幅度的任何变化进行理想的限制。由数字乘法器通过的项代表旋转并定标的信号矢量采样的正切。该项由余切发生器级1214处理;它的输出等于旋转并定标的信号矢量的相角。当这个量由数字加法器1214累加到从近似值位相累积器1206输出的近似位相值上，则它代表输入信号矢量采样的总相角。产生在当时的信号矢量采样的相角和数字延迟器1220产生的延迟输出的负值之间的数字加法器1218的输出上的差信号代表1采样的输出解调信息。

图13a到13c是详细描述本发明范围内的相量的原理。现在参考图13a，定标器1204的功能是将变化的幅度的输入信号矢量的幅度定标在所示阴影区域内。如图13b所示，近似值位相累加器1206确定信号矢量的近似相角，φc，而余弦发生器级1212的输出等于信号矢量的精确相角，φf。信号矢量φf被矢量旋转限制在-π/4≤φf≤+π/4的范围内（图13b的阴影区域）。在数字加法器1214的输出上产生的这2个量之和代表输入信号矢量采样的总相角，φ（n）。由数字加法器1218产生的在当时的位相采样φ（n）和数字延迟1220产生的位相采样φ（n-1）之间的差值△〔φ（n）〕（如图13c所示）代表一个采样的解调输出信息。象FM检测之后的典型运行那样，代表解调的输出信息的采样流可进行低通滤波以除去在信息带宽之外的噪音。

对于内行人很明显的是，上图中描述的数字解调器可用分立的硬件数字乘法器，加法器，寄存器等来实现。本发明的数字解调器特别适于有一组已知为数字信号处理器的器件的仪器。用各种熟知的数字信号处理器，如由美国NEC电子公司（One    Natick    Executive    Park，Natick，Mass.01760）的NEC    D7720，或由得克萨斯仪器公司（P.O.Box    225012，Dallas，Texas    752265）提供的TMS32010。数字信号处理器一般包括硬件高速数字乘法器，也有根据预定的算法处理数字数据流的能力。

图14a和14b是详述用数字信号处理器实现的本发明的背景处理的流程图。在各样的本发明中，同相和反相信号矢量分量在下文将分别表示为分量I和Q。本发明的算法开始于1402，它使数字信号处理器执行判定1404以确定I分量的符号。基于判定1404的结果之上，Q分量的符号由判定1406和1448确定。然后，I和Q的差由项1410，1408，1472和1450确定，它们分别包括Q-I，I-Q，Q-I和Q+I的值。相应结果的符号分别由判定1430，1412，1474和1452确定。在这些结果的基础上，知道具有较大绝对值的分量（I或Q），而信号矢量所在的八分之一周期（即乘以π/4）也已知了。该值如果小于零，它分别由项1420，1486，1476和1462补充。代表I或Q的通道的最大绝对值分别由项1442，1432，1422，1414，1488，1478，1466或1454推进程序栈，并在以后表示成量SMAX。量SMAX分别用项1444，1434，1424，1416，1490，1480，1466或1456调用定标子程序确定作用到输入信号矢量采样上的定标量。定标子程序返回正确定标的信号矢量分量I和Q。然后，基于信号矢量的八分之一周期处的近似位相值分别由项1446，1436，1426，1418，1492，1482，1468或1460储存在暂存位置上。

该值在-π≤φ（c）≤π的范围内将总是π/2弧度的倍数。然后信号矢量由分别被项1440，1428，1492，1484，1470或1460保存的近似位相值的负值作对称旋转。得到的定标和旋转信号分量以后表示成I′和Q′信号矢量分量。此矢量旋转的效果是旋转信号矢量，使旋转后的信号矢量分量I′和Q′产生具有在范围-π/4≤φf≤π/4之内的相角的合矢量。

图15a和15b是与上面的图14a相联系描述的定标子程序的操作的流程。定标子程序1500检验SMAX的值以确定作用在信号矢量分量I和Q之上的正确定标量。该子程序的操作依赖于分辨率或用来表示信号矢量分量的位数。定标子程序的操作在表示信号矢量分量的32位长字的范围内解释。在1502定标子程序的入口处，量SMAX的最高字（MSW）由判定1504将其与零比较。如果SMAX的MSW比零大，则SMAX的最小字（LSW）就被放弃，而由项1506将MSW与定标阈值比较。如果SMAX的MSW被断定为零，则MSW将被放弃，而由项1528将LSW与定标阈值比较。分别由项1506和1528产生的比较结果再分别由判定1508和1530用零检验，如果发现结果大于零，则不需要给信号矢量分量定标，且子程序通过项1550退出到主程序调用子程序1500的点处。如果SMAX的保留的字（即MSW或LSW）比阈值小，则分别由判定1510和1532检验保留的字的绝对值大小是否比255大。这相当于确定SMAX的保留的字的上8位是否大于或等于零。如果这个检验的结果是肯定的（即SMAX的MSW或LSW大于255），则分别用项1514或1536将保留的字除以256。这具有将SMAX的保留的字的上8位移到该的下8位的效果。如果判定1510或1532的结果表明保留的字小于255，则不需作除法。现在该量被项1516，1512，1538或1534作为地址位移去选择储存在ROM数据表中的值，而且由项1520，1540从ROM检索定标系数。根据前述的判定1510或1532，系数被调整到给信号矢量分量定标所需的正确值。最后，信号矢量分量由项1522和1524或1524和1546定标到正确区域以供给解调器应用，而主程序通过项1526或1548回到调用程序。

现在参考图16a，Ⅰ′矢量分量的逆或倒数被确定。这个过程是通过将6阶Chebysheo多项式近似应用到函数f（x）＝1/x上完成的。

用来逼近此函数的多项式为：

f（x）＝（1/x）～

｛〔〔〔〔〔C7（x-1）+C6〕（x-1）+C5〕

（x-1）+C4〕（x-1）+C3〕（x-1）+

C2〕（x-1）+C1｝

其中x＝Ⅰ′

且C1＝+1.00000，C2＝-1.0027

C3＝+1.00278，C4＝-0.91392

C5＝+0.91392，C6＝-1.62475

C7＝+1.62475

根据本发明的原理，由项1604将Q′分量推到程序栈存储区域，由项1606计算量（Ⅰ′-1），然后将其作为量ARG。系数C7由项1608从数据ROM取出，由项1610用ARG与它相乘形成量TMP。系数C6由项1612从数据ROM取出，由项1614加到TMP上产生新的值给TMP。由项1616到1644依次重复该模式，直到由项1648从程序栈存储中取出Q′分量，并由项1650将其与TMP相乘产生近似于tanφf＝Q′/I′的量。由项1650得到的量的余切就被确定。这个过程是通过将5阶Chebyshev多项式应用到函数Qf＝arctan（x）上实现的。

逼近此函数的多项式为：

arctan（x）～

x｛〔〔〔〔C6（y）+C5〕y+C4〕y+C3〕y+

C2〕y+C1｝

其中

x＝Q′/I′

y＝x²＝（Q′/I′）²

且，C6＝-0.01343，C5＝+0.05737，

C4＝-0.12109，C3＝+0.19556，

C2＝-0.33301，C1＝+0.99997

量x＝（Q′/I′）由项1652推到程序栈存储上，而以后记为ARG的取根的量y＝x²的值由项1654计算。在类似于计算前面描述的逆值的相似方法的链中，由项1656到1692计算量的余切值（Q′/I′）。这个过程的结果是带符号的值，代表旋转的信号矢量的相角，或输入信号矢量采样的精确相角。输入信号矢量采样的相角的近似值由项1694从暂存位置取出，由项1696将其同余切计算的结果相加。

该结果代表输入信号矢量采样的相角。前面输入信号矢量采样的相角φn-1由项1700从程序栈中取出。当前的位相采样由项1702推到程序栈中。最后，由项1704计算前面位相采样和当前位相采样的差，由此产生解调信息m（n）的输出采样。

信息采样m（n）包括在采样形式中的解调音信号。解调音信号可被转换回模拟形式，并如前所述加以放大，通过扬声器播出。或者，数字声音信息可以数字形式储存在数字存储器123中供以后使用。在数据通信系统（未显示）中，解调数据符号可送到计算机中作进一步的处理或送到计算机终端立即显示。

总之，已对数字无线电接收机作了描述。本发明的数字接收机设想了整个数字接收机，它处理在天线的输出上预选择后转换成数字形式的接收信号。本发明的接收机包括预选择器，高速模拟数字（A/D）转换器，具有基本处在基带频率上的信号输出的数字实现中频（IF）选择部分和作解调和音频滤波用的通用数字信号处理器（DSP）集成电路。本发明的其它应用和变形对于熟知现有技术的人在不偏离本发明的精神和范围的情况下是很明显的。

Claims (12)

1、基本上以数字形式处理包含所需窄带模拟信号的宽带模拟信号的装置，包括

(a)接收和滤波装置，它包括用来接收包括所需窄带模拟信号的带宽带模拟信号并对其滤波的耦合装置和滤波装置；

(b)数字化装置，它同所述滤波装置相耦合，用于周期性地对所述宽带模拟信号进行采样并将其转换成采样宽带数字信号；

(c)数字装置，它同所述数字化装置相耦合，用于从采样宽带数字信号中选出所需采样窄带数字信号；

(d)用于对所述采样窄带数字信号进行解调的数字处理装置。

2、权利要求1的装置，其中所述数字装置包括数字振荡装置、数字乘法/混频装置和数字窄带滤波装置。

3、基本以数字形式处理包括所需窄带模拟信号的宽带模拟信号的方法，包括以下步骤：

（a）接收包括所需窄带模拟信号并对其进行滤波;

（b）周期性地对所述宽带模拟信号进行采样并将其转换成采样宽带数字信号;

（c）从采样宽带数字信号中选出所需采样窄带数字信号;

（d）解调所述采样的窄带数字信号。

4、如权利要求3的方法，其中所述选择步骤进一步包括产生数字本机振荡信号、用采样的宽带数字信号乘数字本机振荡信号以产生采样的乘积信号、和对采样的乘积信号作数字窄带滤波以产生取样的窄带数字信号的步骤。

5、用于数字地处理包括所需窄带信号的窄带射频（RF）信号的基本数字装置，包括：

（a）接收装置，它包括用于接收包含所述宽带（RF）信号的（RF）信号的天线装置;

（b）滤波装置，它与所述天线装置相耦合，用于对所述宽带（RF）信号进行滤波;

（c）耦合到所述滤波装置的数字化装置，用于周期性地对所述宽带RF信号进行采样并将其转换成采样宽带数字信号;

（d）同所述数字化装置相耦合的数字装置，用于从采样宽带数字信号中选出所需的采样窄带数字信号;

（e）用于解调所述采样窄带数子信号的数字处理装置。

6、如权利要求5的基本数字装置，其中所述数字装置包括数字正交振荡器、数字正交乘法/混频器和数字正交窄带低通滤波器。

7、用于基本上以数字形式处理包含所需窄带信号的窄带射频（RF）信号的方法，包括以下步骤：

（a）接收包含所述宽带RF信号的（RF）信号;

（b）对所述宽带RF信号进行滤波;

（c）周期性地对所述滤波后的宽带（RF）信号进行采样并将其转换成采样宽带数字信号;

（d）从采样宽带数字信号中选出所需采样窄带数字信号;

（e）对所述窄带数字信号进行数字解调。

8、权利要求7的方法，其中所述选择步骤进一步包括产生数字本机振荡信号，用采样的宽带数字信号乘数字的本机振荡信号以产生采样的积信号，并对采样的积信号进行数字窄带滤波以产生采样的窄带数字信号的步骤。

9、数字地解调接收相角调制信号的方法，所述方法包括以下步骤：

（a）输入数字化的中心约在零频的信号的正交采样，所述采样代表合信号矢量;

（b）将所述采样定标到预定范围内的希望幅度上;

（c）计算定标的合信号矢量所在的量近八分之一周期，所述最近八分之一周期包括近似位相范围值;

（d）旋转地给定标的合信号矢量定标，使其落在-π/4到+π/4之间的范围内;

（e）计算等于旋转定标的信号矢量的位相的正切的第二个值;

（f）计算等于由所述第二个值导出的所述信号矢量的相角的第三个值，所述第三个值包括精确相角值;

（g）将精确相角和近似相角值相加以产生相当于输入信号矢量的相角的合相角采样;

（h）将一系列相角采样滤波以产生一系列解调信息采样;

（i）把所述解调信息采样输出到输出寄存器。

10、具有改进线性特性的数字解调装置，它包括：

（a）用于输入包括中心约在零频率正交信号的采样输入矢量的装置;

（b）用于将所述输入采样正交信号在预定范围内数字化的定标装置;

（c）用于产生与正交FM信号的输入矢量相关的当前的近似位相值的位相累积装置;

（d）用于旋转所述输入矢量进入-π/4到+π/4的四分之一周期内的矢量旋转装置;

（e）用于在所述旋转的输入信号矢量的基础上确定精确位相值的装置;

（f）用于将所述精确和近似位相值相加并输出合位相值的求和装置;

（g）用于对一系列相角进行滤波以产生一系列解调信息采样的滤波装置。

11、对接收的FM信号进行数字解调的方法，该方法包括：

（a）输入大约以零频率为中心的信号的数字化正交信号，所述采样表示复合信号矢量;

（b）将所述采样定标到预定范围内的所希望幅度;

（c）计算定标后的复合信号矢量所在的最近八分之一周期，所述最近八分之一周期包括近似位相范围值;

（d）旋转地对定标复合信号矢量进行定标，使其位于-π/4至+π/4间的范围内;

（e）计算与该旋转定标信号矢量的位相正切相等的第二值;

（f）计算等于由所述第二值导出的所述信号矢量的相角的第三值，所述第三值包括精确相角值;

（g）将精确相角和近似相角值相加以产生相当于输入信号矢量相角的复合相角采样;

（h）从现行复合相角采样值减去前面的复合相角采样值，以产生解调信息采样;

（i）把所述解调信息采样输出到输出寄存器。

12、具有改进的线性的数字FM解调装置，所述装置包括：

（a）用于输入包括中心约在零频的正交FM信号的采样的输入矢量的装置;

（b）用于将所述输入采样正交信号在预定范围内数字化的定标装置;

（c）用于产生与正交FM信号的输入矢量相关的当前的近似位相值的位相累积装置;

（d）用于旋转所述输入矢量进入-π/4到+π/4的四分之一周期内的矢量旋转装置;

（e）用于在所述旋转的输入信号矢量的基础上确定精确位相值的装置;

（f）用于将所述精确和近似位相值相加并输出合位相值的求和装置;

（g）用于从当前的合相角采样的值中减去以前的合相角采样的值以产生解调信息采样的滤波装置。

Images