CN86101707B - 分布控制式电子交换系统 - Google Patents

Abstract

分布控制式电子交换系统包括：具有成双的处理装置、接口装置和一状态交换装置的第一分布多个局部处理机，具有单一的处理装置、接口装置的第二分布多个主处理机，具有成双的话路交换装置的并与线电路、中继线电路配接的多个话路开关以及连接各处理机并相互传送信息的传送装置和总线。第一和第二分布处理机被分组并分配处理机号，存储在机中，利用此号进行选择空的处理机进行通信。

Description

分布控制式电子交换系统

本发明涉及一分布控制式电子交换系统，更具体地，涉及一设有重复配置的多个处理机的分布控制式电子交换系统。

差不多每一先有电子交换系统都具有一用一单一的集中处理机在一实时基础上执行不同控制功能的集中控制分系统。然而，这样的一个交换系统在最初的投资方面是非常昂贵的，因为从系统安装开始，就装备一具有与容纳线路的最大限度相当的处理能力的处理机。

近年来，因为半导体技术的进步，已经制造出并已实际使用的较小且花费较少的通用微处理机，能够容易地构成一种线性增长多处理机控制分系统，该分系统通过使用多个微处理机能解决早期电子交换系统的问题。广义地说，一个多微处理机控制分系统与一个仅具有一个处理机的集中控制分系统相反，称为一个分散或分布控制分系统，它可在容量范围从非常小到非常大的一个电子交换系统中执行不同的交换功能。具有这样的一个分布控制分系统的电子交换系统的一个例子公开于美国专利第4，210，782号中。在该公开的系统中，其中对应于交换网络，线电路和中继线电路设置的且要求在一实时基础上完成其控制的各复分布信号控制处理机均为一单个处理机，因此如果信号处理机其中一个运行出现故障，相应的处理呼叫服务将不可避免地必须停止。

为解决这个问题，一个众所周知的技术是重复地配置包括处理机在内的单一器件。处理机能用以下方法重复地配置：（1）“N+1”结构，为多个的正常处理机准备一个备用或后备处理机，（2）“ACT/STBY”结构，为每一个运行的处理机准备一个后备处理机。这些重复结构能帮助改进系统甚至在出现故障时的可靠性，但显然是不经济的。

所以本发明的一个目的是提供一种分布控制式电子交换系统，它可在比如呼叫处理、检查故障等等不同的交换处理中选择建立在系统内的所有重复配置的外理机中任何所需的一个。

本发明的另一个目的是提供一种分布控制式电子交换系统，它能使一组指定的多个处理机上的负载均匀化（uniformalizing）。

根据本发明的一个方面，提供了一分布控制式电子交换系统，该系统包括多个话路开关，它们分别地配备有成双的，可同时操作和接纳线电路和中继线电路的第一和第二话路交换装置。该系统包括一分布的第一多个处理机，它们分别地配备有成双的第一和第二处理装置，这些处理装置分别连接到各个话路开关的第一和第二话路交换装置，并分别连接到与相应的话路交换装置相配接的线电路和中继线电路，并分别在被设置在运行和后备操作状态。各个处理机均配备有成双的第一和第二接口装置，分别地连接到第一和第二处理装置。各个处理机也具有用于使第一和第二处理装置在运行和后备操作状态之间相互转换的装置。系统包括一分布的第二多个处理机，它们分别配备有单一的处理装置和单一的接口装置，用于控制话路开关、线电路和中继线电路的各种连接。系统还包括连接到各个第一多个处理机的第一和第二接口装置以及各个第二多个处理机的单一接口装置的传送装置，用于在第一和第二多个处理机之间传送各种信息和数据。在该系统中，第一和第二多个处理机的各个接口装置包括，第一存储装置，用于存储本处理机号信息（own-processor-number-information）;第二存储装置，用于存储本处理机操作状态信息（own-processor-operation-state-information）;第三存储装置，用于存储从一主叫用户经传送装置传达的一被叫用户的处理机号信息（processor-number-information）;和第四存储装置，用于存储从主叫用户经传送装置传达的被叫用户的处理机选择条件信息（processor-selection-condition-information）。各个接口装置包括第一比较装置，用于将存储在第一和第三存储装置中的信息相互比较;第二比较装置，用于将存储在第二和第四存储装置中的信息相互比较。各个接口装置还包括用于根据第一和第二比较装置中的一比较结果，经传送装置发送出数据传送可能信息（data-transfer-possible-information）和数据传送不可能信息（data-transfer-imposible-information）之一到主叫用户的装置，以及用于根据识别从主叫用户发出的数据正常的一个结果，发送数据传送正常结束信息（data-transter-normal-ending-information）和数据传送异常结束信息（data-transfer-abnormal-ending-information）之一和传送数据传送结束状态到对应的处理装置的装置。各个接口装置进一步包含第五存储装置，用于存储用来指定被叫用户的处理机号信息（processor-number-information）;第六存储装置，用于存储用来选择被叫用户的处理机选择条件信息（processor-selection-condition-information）;第七存储装置，用于存储从被叫用户送回的数据传送可能信息和数据传送不可能信息之一;和第八存储装置，用于存储从被叫用户送回的数据传送正常信息和数据传送异常信息之一。各个接口装置具有根据识别存储在第七存储装置中的数据传送可能信息的一个结果使执行数据传送的装置，以及根据识别存储在第八存储装置中的数据传送正常结束信息和数据传送异常结束信息之一的结果，传送数据传送结束状态（datatransfer-ending-state）至对应处理装置的装置。

本发明的上述和其他目的、特点和优点可以从以下的详细叙述和附图中得到充分了解，其中：

图1 是本发明一实施例的方框图;

图2 表示一分配给图1所示处理机号的例子;

图3 表示处理机选择条件的一实例;

图4A和4B说明图1中所示的局部处理机、主处理机和总线控制器的详细构造;和

图5A和5B分别表示处理机的发送和接收顺序。

在图中，相同的参考数字表示相同结构的元件。

参看图1，本发明一最佳实施例的一分布控制式电子交换系统，配备有四种不同的处理机：多个局部处理机（LPa至LPx和LPy）10a至10x和10y、一个时分开关处理机（TP）20、多个主处理机（MPa至MPn）30a至30n、和一个系统管理处理机（sup）40。这些四种处理机由一公共总线或一信息处理装置的处理机总线（PBUS）91互相连接，构成该交换系统的一分布控制分系统。LPs10a至10x和10y是具有相同功能的处理机，它们检测与一时分开关（TWS）相配接的线电路（LCs）和中继线电路（ORT和COT）的一个或另一个状态中的变化，并根据对应上级处理机MPs进行各连接状态转换。处理机10a至10x和10y分别装备有成双的或0号和1号局部处理机单元（LPUOs和LPULs）100、110、120、101、111、和121以及成双的处理机总线接口电路（PBIOs和PBIIs）130、140、150、131、141和151。

LP处理机110a的0号处理机单元100和1号处理机单元101分别连接到成双的时分开关（TSW0和TSW1）501和502且同时控制这些开关的话路交换。因此，即使在开关501或502操作发生故障时，另一个开关能继续处理呼叫。LPU单元100和101分别经0号和1号接口电路（INT0和INT1）503和504连接到与TSW开关501、502相配接的一线电路（LC）505、中心站中继线电路（COT）506和发送中继线电路（ORT）507。LC电路505是连接到一电话终端站（sub）508，COT电路506经由一中心站线509连接到一中心站或公共电话转接系统（未画出）。局部处理机（LPx）10x的0号和1号局部处理机单元（LPU0和LPU1）110和111，象类似的局部处理机（LPa）10a一样连接到其它对应的时分开关（TSWx）和接口电路（INT），但是未画出。

局部处理机（LPy）10y的0号和1号成双局部处理机单元（LPU0和LPU1）120和121分别连接到成双的时分开关（TSWy）50y，且同时控制开关511和512的话路交换。LPU单元120和121分别经接口电路（INT0和INT1）513和514，连接到与开关511和512相配接的一线电路（LC）515、位置电路（POSC）516和中继线电路（CRT和ORT）517和518。电路515、516和517分别连接到一sub站519，值班员控制台（ATTCON）520和中心站（未画出）。LP处理机10a至10x和10y分别经PBI电路130、131至140、141和150、151连接到总线91。处理机10a至10x和10y分别装备有运行/后备转换电路（A/Ss）160至170和180，用于根据来自经一维持总线（MBUS）70连接的系统管理处理机40的交换控制信息，将成双局部处理机单元（LPU0和LPU1）100、101至110、111、120和121置于运行状态（“ACT”）或后备状态（“STBY”）。LP处理机10a至10x和10y是负载-分布（load-distributed）处理机，具有相同的控制功能，并彼此独立地控制对应的时分开关，线电路和中继线电路，该处理机与另外的处理机20、30a至30n和40相比较是功能-分布（function-distributed）处理机，处理机10a至10x和10y的数量能根据线容量增加，线容量是从开始安装时逐渐地扩展的。

时分开关处理机（TP）20根据来自作为上级处理机的MP处理机30a至30n之一的控制信息，控制一空间划分开关或干线开关（HSW）60的话路交换。TP处理机20装备有成双的或称0号和1号的时分开关处理机单元（TPU0和TPU1）200和201以及成双的处理机总线接口电路（PBI0和PBI1）200和211。每一个TPU0单元200和TPU1单元201同时控制成双的开关HSW0601和HSW1602的话路交换，成双的HSW开关60连接到TSW开关50a至50y，构成至T（时间）-S（空间）-T（时间）划分开关的第二级。TP处理机20是由PBI0和BPI1电路210和211连接到PBUS总线91，它相对于其它的处理机10a至10x和10y、30a至30n和40而言是功能分布的。处理机20装备有一运行/后备转换电路（A/S）220，用于根据来自经MBUS总线70连接的sup处理机40的交换控制信息，将成双的TPU0和TPU1单元200和201置于“ACT”或“STBY”状态。

主处理机（MPs）30a至30n对于LP处理机10a至10y和TP处理机20而言是上级处理机，它完成一系列顺序状态转换程序，例如根据来自这些处理机10a至10y和20要求的一拔号音连接程序。所有的MP处理机30a至30n，具有相同的控制功能，并为具有一“N+1”重复结构的负载一分布处理机，而与其它的处理机相比较同时又是功能分布的。处理机30a至30n的每个均是由单一的主处理机单元（MPUs）300至310、连接到PBUs总线91的处理机总线接口电路（PNBIs）320至330、经过一数据存储总线（DMBUS）800连接到一数据存储器（DM）80的数据存储接口电路（DMIs）340至350组成。

系统管理处理机（sup）40是一功能分布处理机，担负人-机对话以及整个系统的控制。sup处理机40包括成双的、或称＃0和＃1的系统处理机单元（supU0和supU1）400和401，成双的接连到总线70和91的处理机总线接口电路（PBI0和PBI1）402，403，以及一应急电路（EMG）404。应急电路404根据检测到在sup处理机40中出现故障的结果，控制supU单元400和401在“ACT”和“STBY”操作状态之间转换。处理机40进一步经由一输入/输出总线（I/O BUS）410和输入-输出控制电路（IOC）420连接到一维修控制台（MCSL）430。

用于存储终端站数据和中心局数据的数据存储器（DM）80是由成双的数据存储接口电路（DMI0和DMI1）801和802以及成双的存储器单元（MEM0和MEM1）803和804组成。MEM0单元803和MEM1单元804并联操作彼此同步。DM存储器80以在时分基础上从MP处理机30a至30n中取数。

上述LP、TP、MP和sup处理机能共同使用PBUS总线91在彼此之间传送信息。一总线控制器（BSC）90进行控制，以在一时分基础上允许利用总线到一需要这样信息传输的处理机，这种控制将在后面详细叙述。

图1中所示的各处理机，或更确切地说各处理机单元，均分配有一自己的处理机号。从图2说明的处理机号分配一例容易明白，各处理机号由数据的八位（B0至B7）组成。该例子显示分配给sup处理机和TP处理机，16MP处理机和32LP处理机每一个的号数，但是各LP、TP和sup处理机均具有成双的处理机单元，故分配二个处理机号数，当最低有效位（BO）的值是“0”时分配0号处理机单元，是“1”时分配1号处理机单元。16MP处理机根据四较高有效位（B4至B7）的值分成两组。32LP处理机也根据其值分成四组。

进一步在此实施例的系统中，当处理机在彼此间传送信息时，图3所示的用于选择处理机的八位（B0至B7）条件信息被传送，从而使信息要被传送至的那个所需处理机根据需要选择出来。B0位未用。B1位表示对或是单（“0”）或是成组（“1”）的另一处理机的指定。这里组指定是用于在具有同样控制功能而组成一组的处理机中选择空的一个，且组指定的处理机具有四个最高有效位（B4至B7）都相同的处理机号。B2位表示指定该另一处理机的一次（“0”）或重复（“1”）。如果该另一处理机由一次指定启动但因忙或条件不符而未被占用上，传送将不能完成且处理将终止。然而，如果发送（主叫）处理机重复指定启动该另一处理机但处理是以传送未完成终止，总线启动将一次作废，但是总线请求标记（BRQT）再次被送出，获得总线而开始一传送顺序。B1和B2位信息是让发送（主叫）处理机在其范围内管理控制程序和防此该程序送往其它（被叫）处理机。B3表示一未占（空）指定（“0”），以选择在一未占（空）状态的另一处理机，或表示一占用（忙）指定（“1”），以选择在一已占（忙）状态的另一处理机。这里忙指定是将已由第一空闲指定占用的该另一处理机置于忙状态，并从第二次起由忙指定占用该处理机，该忙指定可有效地传送大量信息。B4、B5、B6和B7位是用于启动具有成双的处理机单元的处理机。B4位（“1”）指定一目前处于“运行”状态中的处理机单元，B5位（“1”）是指定一目前在“后备”状态中的处理机单元，B6位（“1”）是指定一“＃0”处理机单元和B7位（“1”）是指定一“＃1”处理机单元。因为在本发明的这个实施例中使用一完全分布控制式的一控制分系统，如果接收处理机为成双处理机单元，在呼叫处理步骤中发送处理机将不知哪一处理机单元目前是处在“运行”或“后备”状态，它将用B4至B7位选择所需的处理机单元。B4至B7位也是用作在除呼叫处理外的程序中占用该另一处理机，例如当用sup处理机诊断系统时，单独地选择成双处理机单元中的一个时。另外，由于B4至B7位中多于一个的位可以同时由软件设置，故选择这些位时由硬件设置一优先次序，即B4＞B5＞B6＞B7，这将于下面详细叙述。上述B3至B7位是作为处理机选择条件信息从发送处理机发送机到接收处理机的。

参见图1、4A和4B，现叙述获得使用处理机总线（PBUS）91的方法。总线控制器（BSC）90不断地发送由一定时信号发生器（TIMSGEN）900产生的时钟信号（CLK）和帧同步信号（FSYN），经由总线91的控制线910至所有使用总线91的处理机，包括10a至10x、10y、20、30a至30n和40。BSC控制器90分配一时间长度对应于出现在二个FSYN信号之间的一帧时间中的CLK信号的各脉冲的一时隙。例如，当具有处理机号“48（00110000）”（见图2）的LP处理机10a的0号LPU0单元100是获得对总线的存取，此单元100首先通过控制0号PBI0电路130的发送顺序控制器（T-SEQ-CTL）11308将一总线请求标记（BRQT）设置于一总线请求触发器（BRQTF）1301中。PBIO电路130的八位同步计数器（SYNCT）1302在与FSYN信号同步情况下，对从TIMSGEN发生器900提供的CLK信号向上计数。一匹配器（MAT）1303将在一本处理机号寄存器（PNREG）1304中中的一预置值与SYNCT计数器1302中的计数值比较，如果发现他们相同，即打开一电缆驱动器1305和一电缆接收器1306的门。这引起置于BRQTF触发器1301中的BRQT标记经控制线910发送至BSC控制器90。BSC控制器90在由其总线访问控制电路（BACONT）901而已经接收到该BRQT标记后，用一将在后面详细叙述的方式信号（MOD0、MOD1和MOD2），检测总线91的数据线911是否被占用。因此，如果数据线911未被占用BSC控制器90将从BACONT电路901发送一可进入总线信号（BACK）至第48时隙。LP处理机10a的PB10电路130然后从控制线910经电缆接收器1306由一可进入总线触发器（BACKF）1307接收BACK信号，在T-SEQ-CTL控制器1308经LPU0单元100识别该接收后，获得对总线的访问，从而完成信息经数据线911传送至其它处理机，这将在下面详细叙述。

下面，参考图1、4A、4B、5A和5B，将叙述一种情况，其中呼叫处理，特别是一个具有呼叫检测的拔号音连接处理的呼叫处理被完成。现在，如果当配接至TSW开关50a的sub站508启动一呼叫时，其LP处理机10a将以0号LPU0单元100处于“ACT”状态和1号LPU1单元101处于“STBY”状态而进行操作，该状态过渡将经LC电路505和INT0电路503由LP处理机10a的LPU0单元检测。这使LPU0单元100对MP处理机30a至30n要求进行一次拔号音连接处理。在这个处理中，首先，在LP处理机10a中目前处于“ACT”状态的LPU0单元100将分配给被叫处理机的处理机号（图2所示）经过一内总线1000存入PBI0电路130的发送控制电路1300的一寄存器（REG1）中。该单元100也将被叫处理机的处理机选择条件信息（图3所示）存入一寄存器（REG2）1310，将需传送的数据量传送至一顺序计数器（CT1）1311，而将需传送的数据传送至一发送存储器（TMEM）1312。在此例中假定，十六个MP处理机30a至30n当中的第一组八个MP处理机30a至30a+7（未画出）为成组指定的被叫处理机，而选择条件是在第一组MP处理机当中一空处理机被指定一次。所以，在REGI寄存器1309中置入第一组MP处理机的代表处理机号“00010000（B7至B0）”，而在REG2寄存器1310中置入关于选择条件信息“01010010（B7至B0）”的信息。LPU0单元100在一传送要求触发器（TRQTF）1313（图5A所示的S1步）中进一步置入一传送请求标记（TRQT）。T-SEQ-CTL控制器1308根据检测到置于TRQTF触发器1313中的TRQT标记，置位BRQTF触发器1301，起动程序，获得对总线的存取（S2步）。由上述方法获得总线存取后，T-SEQ-CTL控制器1308确定用于检索的操作方式（S3和S4步）。在此检索方式中，从控制器1308提供一三位方式信号“MOD0＝0、MOD1＝1、MOD2＝0”至数据线911（S5步）。控制器1308也将由一第一检索方式时钟信号（SMCK1）定时的、并置于REG1寄存器1309中的被叫处理机号“00010000”传送至PBUS总线91的数据线911。该处理机号传送至除了本处理机外的所有处理机（S6步）。在各处理机中，例如在MP处理机30a中，接收控制电路3200的接收顺序控制器（R-SEQ-CLT）3201与一匹配器（MAT）3209比较，确认它们之间的协定，根据第一检索方式时钟信号，被叫处理机号“00010000”，进入一寄存器（REG5）3202，而其自身处理机号“00010000”，预置在另外的寄存器（REG11）3208（图5B中所示R1和R2步）。在其号已被确认符合预置号的处理机30a中，开门信号是从匹配器3209发送至判定电路（DES1和DES2）3210和3211。由一第二检索方式时钟信号（SMCK2）的定时，将置于主叫用户的LP处理机10a的REG2寄存器1310中的选择条件信息“01010010”提供给数据线911（S7步），并存储在被叫用户MP处理机30a的一寄存器（REG6）3203中（R3步）。在MP处理机30a的PBI电路320的接收控制电路3200中，设置有一四位寄存器（REG7）3204，其中其本身处理机单元（MPU）300的操作状态信息（处理机选择条件信息）“0101（B7至B4）”是以固定方式存储的。所以，存入REG6寄存器3203的选择条件信息“0101（B7至B4）”和置于REG7寄存器3204中的状态信息“0101”由DES2电路3211进行互相比较（R4步）。因为MP处理机30a至30n的每一个是由一单一处理机单元构成，没有＃1或“STBY”的指定。然而，如果要被存入REG6寄存器3203的选择条件信息（B7至B4）是错误输入，一优先编码器（PEDR）3212将给四位选择条件信息以B4＞B5＞B6＞B7的优先次序，并让DES2电路3211作出一判断。如果发现所说比较结果是选择条件信息（B7至B4）和状态信息彼此相符，条件相符信息将从DES2电路3211进入R-SEQ-CTL控制器3201，如果发现它们不相符，条件不相符信息将进入（R5和R6步）。REG6寄存器3203的B3位存有空/忙指定信息“0”。如果MP处理机30a的MPU单元300未被占用，一寄存器（REG8）3205将由“0”指示其空状态，因此DESI电路3210将条件相符信息存入R-SEQ-CTL控制器3201，从而可接收后来的数据，但如果被占用，则REG8寄存器3205将由“1”指示其忙状态，因此DES1电路3210将条件不相符信息存入R-SEQ-CLT制器3201，从而不能接收后序数据（R4、R5和R6步）。

当操作方式是设置为用于在主叫处理机（LPa）10a中确认检索时，一检索ACK方式信号“011”从T-SEQ-CTL控制器1308发出（S8和S9步）。MP处理机30a的R-SEQ-CTL控制器3201在经过数据线911接收该方式信号后，从一寄存器（REG9）3206发送数据传送可能/不可能信息经数据线911到LP处理机10a（R7步）。如果条件相符信息已经送到R-SEQ-CTL控制器3201，控制器3201将一接收指示标记（RSEQF）送入一RSEQF触发器3216（R8步）。在处理机10a的PBI0电路130中的传送控制电路1300接收数据传送可能/不可能信息存入一寄存器（REG3）1314（S10步）。REG3寄存器1314中接收的信息存入T-SEQ-CTL控制器1308用作鉴别（S11步），如其结果为数据传送可能信息“0”，顺序将转换至数据传送方式（S12和S13步）。如结果为数据-传送-不可能-信息“1”，REG2寄存器1310的B1位的内容表示单指定，寄存器1310的B2位的内容表示一次指定，T-SEQ-CTL控制器1308将对一传送不完成结束标记触发器（TEF2）1315置位，并复位BRQTF触发器1301，使顺序结束（S14、S15、S16和S17步）。然而，因为在这一情况下主叫用户LP处理机10a已发送处理机选择条件信息用于被叫用户第一组MP处理机的组指定，如果接收入REG3寄存器1314的信息被识别为数据传送不可能信息，T-SEQ-CTL控制器1308将加“1”信号到REG1寄存器1309的三个最不重要位（B1至B3）（S18步）。此“1”附加信号也同时进入一三位计数器（CT2）1316中（S19步）。当第一被叫处理机（MP）（它指定由组指定指定）被发现忙时，它的指定由组指定，此行动是在同一组中指定下一个处理机。TE-SEQ-CTL控制器1308接着再将设置检索的操作方式，重复上述操作。由于此顺序将重复到一空MP处理机被选择到并在那里完成数据传送为止，当CT2计数器1316输出一“8”的计数时，意味着第一组的每个MP处理机已经试过但无一能被占用（S21步）。此时，T-SEQ-CTL控制器1308使传送未完成结束标记触发器（TEF2）1315置位，复位BRQTF触发器1301，结束处理。此后，考虑到MP处理机的平均保存周期和平均等待周期，LP处理机10a的LPU0单元100将尝试再启动。

现叙述一种情形，其中指定成组的第一组MP处理机中一处理机30a已被占用。LP处理机10a的T-SEQ-CTL控制器1308，根据在检索确认方式中的接收数据传送可能信息，就转换操作方式至数据传送，并从T-SEQ-CTL控制器1308传送一方式信号“100”到数据线911（S12和S13步）。它然后根据置于CT1计数器1311中需传送的数据量传送数据至发送存储器（TMEM）1312（S21步）。CT1计数器1311是每次传送数据的一位时倒计数“1”（S22步）。当它的计数到达“0”时，T-SEQ-CTL控制器1308设置用于数据确认的操作方式，用方式信号“101”代表（S23、S24和S25步）。由一奇偶发生器1319产生的一个奇偶校验位加至从TMEM存储器1312传送的数据上。被存储于MP处理机30a的接收控制电路3200内的一接收存储器（RMEM）3213中的传送数据是由一MPU单元300读出，用于处理（R9步）。在数据确认方式中，MP处理机30a的接收控制电路3200内的一奇偶校验电路（PTYCHK）3214不断地校验被传送数据的奇偶，如果奇偶错误发生，通知在R-SEQ-CTL控制器3201和REG10寄存器3207中的错误状态。R-SEQ-CTL控制器3201识别数据传送正常/异常结束状态（R10步）。进一步在数据确认方式中，关于数据传送的正常或异常结束的信息是从MP处理机30a的一寄存器（REG10）3207回到LP处理机10a（R11步），而这信息是置于LP处理机10a的REG4寄存器1317中（S26步）。此后，LP处理10a的T-SEQ-CTL控制器1308将一传送完成结束标记触发器（TEF1）1318置位，同时复位BRQTF触发器1301来结束发送顺序（S27和S17步）。相反地，MP处理机30a的R-SEQ-CTL控制器3201置位RENDF触发器3215，同时复位RSEQF触发器3216来结束接收顺序（R12和R13步）。LP处理机10a的LPU0单元100通过内总线1000，监控TEFI触发器1318和REG3寄存器1314或TEF2触发器1315和REG4寄存器1317，能确认数据传送完成的状态。

在上述处理顺序中，其中LP处理机10a至10x和10y中的每一个处理机选择MP处理机30a至30n的一个或另一个，如果置于REG1寄存器1309中的MP处理机号数始终指定第一或第二组处理机当中最小号的处理机，于是现有最小号MP处理机在MP处理机中不平均负载分布的不良结果的情况下一直被选上。例如在分布控制分系统中，其中装有sup处理机40用于系统监控和指导定期的检修，即使它打算独立地指定和启动MP处理机的每一个，仅仅占用最小号MP处理机可能是困难的。然而在这最佳实施例的分布控制分系统中的LP处理机10a至10y和TP处理机20，正如可从其细节已示出作为其他处理机的代表的LP处理机10a的结构能够了解那样，能如自LPU0单元100的指定所需那样设置置于REG1寄存器1309的MP处理机的被叫处理机的初始值，REG1寄存器1309的三个最后有效位（B1至B3）组成一从“000”至“111”的循环计数器。所以，每次加“1”后，便将一新被叫处理机号置入REG1寄存器1309中，首先被指定的MP处理机能逐次变换。这样，上述的不均匀负载分布的问题能够避开，而代之以MP处理机上的负载能均匀化。

在上述信息和数据从LP处理机10a传送到MP处理机30a以后，在被叫用户处理机30a中的MPU单元300经由一内总线3000，接收来自主叫用户LP处理机10a的存储在PBI电路320的接收控制电路3200的RMEM存储器3213中关于呼叫开始的数据。MPU单元300经过数据存储接口电路（DMI）340和数据存储总线（DMBUS）800访问数据存储器（DM）80（图1），读出DM存储器80中各种数据，例如中继线选择信息和用于将（拔号音连接）ORT电路507连接至sub站508的空话路信息，ORT电路507与TSWy开关50y相配接并处于一空状态中。然后，MPU单元通过控制PB1电路320的传送控制电路3220，开始到LP处理机10y和TP处理机20的发送和接收顺序（图5A和5B所示）。因此，空ORT电路518是经TSWy开关50y的TSWO开关511和HSW开关60的HSW0开关601，连接到TSWa开关50a的TSW0开关501。在此过程中，接收来自MPa处理机30a的占用ORT电路518的请求的LPy处理机10y，在将占用确认信息加至处理机30a时，使用忙指定信息作为处理机选择条件信息。

现叙述从MP处理机30a至LP处理机10a在拔号音连接处理中的信息和数据传送操作。MP处理机30a中的MPU单元300经数据存储接口电路（DMI）340和数据存储总线（DMBUS）800访问数据存储器（DM）80（图1），从DM存储器80读出TSW0开关501的空话路数据，用于将空ORT电路507连接到sub站508。然后，MPU单元300通过控制PBI电路320的发送控制电路3220开始一发送的顺序（图5A所示）到LP处理机10a。MP处理机30a的T-SEQ-CTL控制器3221。象上述具有IP处理机10a的情形一样获得存取总线后，由检索方式的第一检索时钟信号（SMCK1）定时发送LP处理机10a的处理机号“00110000（B7至B0）”从一REG1寄存器3222到PBUS总线91的数据线911，该处理机号存入LP处理机10a中PBI0电路130的REG5寄存器1341和PBI1电路131的REG5寄存器（未画出），并指定成双的LPU0和LPU1单元100和101两者。然而，可能将由MP处理机的REG2 3233发送的由第二检索方式时钟信号（SMCK2）定时的处理机选择条件信息“01010100（B7至B0）”接收存入一REG6寄存器1342，让一DES2电路1344将该信息与预置在REG7寄存器1343中的操作状态信息比较，并选择一个或另一个确定是符合的LP单元。现在，置于接收控制电路1340的REG7寄存器1343中的状态信息是“0101（B7至B4）”，而置在一接收控制电路1360的REG7寄存器（未画出）中的是“1010（B7至B4）”，因此LPU0单元100被选择。进一步，REG6寄存器1342的选择条件信息（B7至B4）是由一PEDR编码器1345给出B4＞B5＞B6＞B7的优先次序，并进入DES2电路1344。进入REG6寄存器1342的选择条件信息（B3）是由一DES1电路1347与一REG8寄存器1346的指示LPU0单元100的空忙状态（“0/1”）的内容进行比较，根据比较结果，条件相符/不相符信息进入-R-SEQ-CTL控制器1348。进入REG5寄存器1341中的处理机号“00110000（B7至B0）”和预置在一REG11寄存器1349中的处理机号“00110000（B7至B0）”由一匹配器（MAT）1350进行比较，如果发现它们彼此相符，一开门信号将送至DES1和DES2电路1347和1344。在这步，匹配器1350保持来自比较的处理机号的最低有效位B0的内容。这与成双的LPU0和LPU1单元100和101两者在“ACT”或“STBY”状态中操作有重要的关联。

在接收控制电路1340的其他结构元件之中，一RMEM存储器1351存储在数据传送方式中传送至MP处理机30a的数据，并且一PTYCHK电路1352校验与被传送数据一起发送的奇偶校验位。一REG9寄存器1353存储要被发送至MP处理机30a的数据传送可能/不可能信息，而一REG10寄存器1354存储要被发送至处理机30a的数据传送正常/异常结束信息。同时，MP处理机30a的传送控制电路3220具有与LP处理机10a的传送控制线路1300相似的结构元件，除了前者没有相当于CT2计数器1316的元件，因为它从来不成组指定其它处理机。此外，控制电路3220不使用将“1”附加信号加至REG1寄存器3222以存储处理机号信号的结构。在控制电路3220中，一CT1计数器3224、一TMEM存储器3225、一REG3寄存器3226、一REG4寄存器3227、一TRQTF触发器3228、一TEF1触发器3229、一TEF2触发器3230、一BRQTF触发器3231、一BACKF触发器3232和一PTYG发发生器3233分别地与LP处理机10a的发送控制电路1300中由相同参考符号所示的元件有相同的功能。有参考数字3234表示的一电路是获得处理机总线请求。

在这实施例中每一个处理机装备一电路，它相似于分别装备在LP处理机10a的PBI0电路1300中和MP处理机30a的PBI电路320中的发送/接收（T/R）优先控制电路1330和3240，这两处理机在以上的说明中代表其它处理机。这些电路1330和3240这样执行控制，以便在数据发送和接收要求同时在其它处理机之间出现时，优先执行数据接收。

LP处理机10a至10x和10y和TP处理机20分别配备有运行/后备交换电路（A/S）160至170、180和220。下面将叙述这些电路，并参考LP处理机10a的A/S电路160，在此选它来代表其它的电路。A/S电路160接收一来自sup处理机40的命令，并以一互易的方式将成双LPU0和LPU1单元100和101在“ACT”和“STBY”两者之间转换。于是A/S电路160将从sup处理机40发送至MBUS总线70的一处理机号“00110000（B7至B0）”接收入一REG12寄存器1601。该接收的号和预置在一REG13寄存器1602中的一处理机号“00110000（B7至B0）”由一匹配器（MAT）1603进行比较，和如果发现它们彼此相符，匹配器将提供一开门信号至“与”电路1604。响应这开门信号，“与”电路将入一从sup处理机40经MBUS总线70接收到的交换信号输入到一触发器1605中。来自触发器1605的第一输出端（Q）的一第一信号逻辑不变地置于PBI0电路130的接收控制电路1340的REG7寄存器1343的B4位上。第一信号，在用一反相器反转逻辑后，被置于REG7寄存器1343的B5位上。结果，当“0”和“1”信号被分别置于REG7寄存器1343的B4和B5位上时，已处于“ACT”状态中的LPU0单元100将变成“STBY”状态。同时，来自触发器1605的第二输出端（Q）的对所说第一信号是一倒置逻辑信号的第二信号，是被置位在PBI1电路131的接收控制电路1306的REG7寄存器（未画出）的B4和B5位上，它进入B5位是由一反相器1607在逻辑上反转。所以，“1”和“0”信号被分别置于B4和B5位，而已经在“STBY”状态中的LPU1单元101变成“ACT”状态。

如上所述，根据来自sup处理机40的一命令，A/S电路160能转换和建立所需的成双处理机单元的操作状态。通常，sup处理机40是经MBUS总线70，连续扫描连接至MBUS70和PBUS总线91的所有处理机中各种故障的信息。例如如果当单元是经过一线1608将其本身的故障置入一寄存器1609中时，由sup处理机40的扫描覆盖LPU0单元100，则适当的故障的信息（ALM）将从寄存器1609经MBUS总线70发送至sup处理机40。在这样的情况下，sup处理机将发送一交换命令至对应的处理机。

对于上述的实施例能作出其他的变更和修改是在所附权利要求所限定的本发明的范围中。

Claims (25)

1、一分布控制式电子交换系统，它包括：

多个分别配接线电路和中继线电路的话路开关;

多个分布的第一处理机，它们连接到所述的话路开关，并连接到与所述相应的话路开关相配接的所述线电路和所述中继线电路;

多个分布的第二处理机，用于控制所述话路开关、所述线电路和所述中继线电路的各种连接;

其特征在于：

每一个话路开关包括成双的可同时操作的第一和第二话路交换装置;

每一个第一处理机包括成双的互补地设置在运行和备用操作状态的第一和第二处理装置，成双的分别与所述第一和第二处理装置相连接的第一和第二接口装置，以及用于使所述第一和第二处理装置在运行和后备操作状态之间互相转换的装置，在运行操作状态的处理装置控制成双的话路交换装置的话路交换;

每一个第二处理机包括单一的处理装置和单一的接口装置，以及

传送装置被连接至各所述第一处理机的所述第一和第二接口装置和各所述第二处理机的所述的单一的接口装置，用于在所述第一和第二处理机之间传送各种信息和数据，

所述多个第一和第二处理机的各所述接口装置包括：

第一存储装置，用于存贮本处理机号信息;

第二存储装置，用于存贮本处理机操作状态信息;

第三存储装置，用于存贮从一主叫用户经所述传送装置接收到的一被叫用户的处理机号信息;

第四存储装置，用于存贮从所述主叫用户经所述传送装置接收到的所述被叫用户的处理机选择条件信息;

第一比较装置，用于将存贮在所述第一和第三存储装置中的所述信息互相比较;

第二比较装置，用于将存贮在所述第二和第四存储装置中的所述信息互相比较;

用于根据所述第一和第二比较装置的比较结果，将数据传送可能信息和数据传送不可能信息二者之一经所述传送装置发送至所述主叫用户的装置;

用于根据从所述主叫用户发送的数据的正常性，发送数据传送正常结束信息和数据存送异常结束信息二者之一至所述的主叫用户，以及传达数据传送结束状态至一相应的处理装置;

第五存储装置，用于存贮用来指定所述被叫用户的处理机号信息;

第六存储装置，用于存储用来选择所述被叫用户的处理机选择条件信息;

第七存储装置，用于存储从所述被叫用户送回的所述数据传送可能信息和所述数据传送不可能信息二者之一;

第八存储装置，用于存储从所述被叫用户送回的所述数据传送正常信息和所述数据传送异常信息二者之一;

用于根据识别存储在所述第七存储装置中的数据传送可能信息，起动数据传送的装置;以及

用于根据识别存储在所述第八存贮装置中的所述数据传送正常结束信息和所述数据传送异常结束信息二者之一，将一数据传送结束状态传达至所述相应的处理装置的装置。

2、如权利要求1所述的电子交换系统，其特征在于所述多个第一处理机的各个所述接口装置还包括：用于重复用输入一个“1”附加信号进入所述第五存储装置来指定所述多个第二处理机中另一个处理机的操作的装置，在所述“1”附加信号的一计数值与所述多个第二处理机的一值相等期间，所述多个第一处理机的各所述接口装置的第七存储装置，存储从由所述处理机选择条件信息组指定的所述多个第二处理机中的一个处理机发送回来的数据传送不可能信息。

Images