CN2519417Y - 具有散热构件的多芯片封装结构 - Google Patents

具有散热构件的多芯片封装结构 Download PDF

Info

Publication number
CN2519417Y
CN2519417Y CN 02204306 CN02204306U CN2519417Y CN 2519417 Y CN2519417 Y CN 2519417Y CN 02204306 CN02204306 CN 02204306 CN 02204306 U CN02204306 U CN 02204306U CN 2519417 Y CN2519417 Y CN 2519417Y
Authority
CN
China
Prior art keywords
chip
radiating component
substrate
encapsulating material
packaging structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN 02204306
Other languages
English (en)
Inventor
许志行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Priority to CN 02204306 priority Critical patent/CN2519417Y/zh
Application granted granted Critical
Publication of CN2519417Y publication Critical patent/CN2519417Y/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种具有散热构件的多芯片封装结构,至少包括:一基板,具有一基板表面及对应的一基板背面;数个封装体,配置于该基板表面上,每一该些封装体包括至少一芯片及一封装材料,其中该封装材料包覆该芯片,而至少一该封装体包括至少一散热构件,其中该散热构件通过一导热胶黏贴于至少一该芯片上;数个焊球,配置在该基板背面上。

Description

具有散热构件的多芯片封装结构
技术领域
本实用新型是有关于一种具有散热构件的封装结构，且特别是有关于一种具有散热构件的多芯片封装结构。
技术背景
在现今信息爆炸的时代，电子产品充斥于人类的日常生活中，因而就物质生活而言，有了前所未有的大变革。随着电子科技的不断演进，更人性化、功能性更佳的电子产品随之应运而生，从电子产品的外观来看，轻、薄、短、小的趋势是未来电子产品演进的大方向。然而在朝此趋势演进的同时，许多散热方面的问题也产生出来，亟待解决。
为了达到轻、薄、短、小的目标，就未来封装发展的趋势而言，在一封装体内包覆多个芯片，比如是多芯片模块(multi-chip-module，MCM)的示意图，如图1所示，其绘示一种多芯片模块的结构，多芯片模块100具有多个芯片140、一基板110、多个导线150、多个焊球190及一封装材料180。基板110具有一基板表面112及对应的一基板背面122，而基板110具有多个芯片座114及多个导线接点116，配置在基板表面112上，其中导线接点116环绕于对应的芯片座114的周围；基板110还具有多个焊球接点124，配置在基板背面122上。每一芯片140具有一主动表面142及对应的一背面148，而芯片140还具有多个焊垫144，位在芯片140的主动表面142上，而芯片140以其背面148贴覆到基板110的芯片座114上。导线150的一端与焊垫144电性连接，而导线150的另一端与导线接点116电性连接。另外，封装材料180会包覆基板110、芯片140、导线150。焊球190配置在焊球接点124上。
在上述的多芯片模块100中，由于多个芯片140群聚封包在封装材料180内，操作时模块中各芯片均会产生热，由于多个芯片140在模块中排列紧密，因此单位面积所产生的热量，远比单一芯片封装来得高许多。若是不能有效解决多芯片模块的散热问题，将导致模块温度过高，最后会造成芯片无法运作。因此如何提高散热效率，一直是多芯片模块封装的重要课题。
实用新型内容
因此本实用新型的目是在提供一种具有散热构件的多芯片封装结构，使得多芯片所产生的热可以快速地排出到外界。
为了达成本实用新型的上述和其它目的，提出一种具有散热构件的多芯片封装结构，其至少包括：一基板、数个芯片、至少一散热构件、数个焊球及一封装材料。基板具有一基板表面及对应的一基板背面。芯片配置在基板表面，并与基板电性连接。散热构件配置在至少一芯片上，该散热构件通过导热胶黏贴于该芯片上；而数个焊球配置在基板背面。封装材料则包覆该基板、芯片及散热构件。依照本实用新型的较佳实施例，散热构件可以是暴露出封装材料，也可以内埋在封装材料内。
另外，为了达成本实用新型的上述和其它目的，提出一种具有散热构件的多芯片封装结构，其至少包括：一导线架、至少一第一芯片、至少一第二芯片、至少一散热构件及一封装材料。而导线架具有一芯片座及多个导脚，导脚环绕于芯片座的外围，芯片座具有一芯片座表面及对应的一芯片座背面，每一导脚区分成一内导脚部分及一外导脚部分。第一芯片配置在芯片座表面上，并与导脚电性连接；而第二芯片配置在芯片座背面上，并且也与导脚电性连接。散热构件配置在第一芯片或第二芯片上，该散热构件通过导热胶黏贴于芯片上。而封装材料包覆芯片座、第一芯片、第二芯片、导脚的内导脚部分及散热构件，而导脚的外导脚部分暴露于封装材料外。依照本实用新型的较佳实施例，散热构件可以是暴露出封装材料，也可以内埋在封装材料内。
如上所述的多芯片封装结构，由于具有至少二芯片，因此构装体可以处理甚大的信息量，符合未来电子电路发展的趋势，并且在部分芯片上还配置有散热构件，通过散热构件，可以使芯片的热源快速地导出。
为让本实用新型的上述和其它目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下。
附图说明
图1绘示一种多芯片模块的示意图。
图2绘示依照本实用新型第一较佳实施例的具有散热构件的多芯片封装结构示意图。
图3绘示依照本实用新型第二较佳实施例的具有散热构件的多芯片封装结构示意图。
图4绘示依照本实用新型第三较佳实施例的具有散热构件的多芯片封装结构示意图。
图5绘示依照本实用新型第四较佳实施例的具有散热构件的多芯片封装结构示意图。
图6绘示依照本实用新型第五较佳实施例的具有散热构件的多封装模块示意图。
图7绘示依照本实用新型第六较佳实施例的具有散热构件的多芯片封装结构示意图。标号说明：
100：多芯片模块           110：基板
112：基板表面             114：芯片座
116：导线接点             122：基板背面
124：焊球接点             140：芯片
142：主动表面             144：焊垫
148：背面                 150：导线
180：封装材料             190：焊球
200：封装体               210：基板
212：基板表面             214：第一芯片座
215：第二芯片座           216：第一芯片导线接点
217：第二芯片导线接点     218：第一焊罩层
222：基板背面             224：焊球接点
226：第二焊罩层            228：第一导热插塞
229：第二导热插塞          230：导热胶
240：第一芯片              242：第一主动表面
244：第一芯片焊垫          248：第一背面
250：导热胶                260：第二芯片
262：第二主动表面          264：第二芯片焊垫
268：第二背面              270：第一芯片导线
280：第二芯片导线          290：第一散热构件
292：导热胶                300：第二散热构件
302：导热胶                310：封装材料
320：焊球                  410：第一散热构件
412：顶面                  420：第二散热构件
422：顶面                  430：封装材料
510：第一芯片              512：第一主动表面
520：第二芯片              522：第二主动表面
530：第三芯片              532：第三主动表面
540：凸块                  546：填充材料
560：封装材料              570：散热构件
572：顶面                  610：基板
620：第一芯片              624：第一背面
630：第二芯片              32：第二主动表面
640：第三芯片              644：第三背面
650：散热构件              660：封装材料
670：导热胶                702：第一封装体
704：第二封装体            710：基板
718：焊球                  720：第一芯片
722：第一主动表面          730：第二芯片
732：第二主动表面          733：子基板
735：子焊球                750：第一散热构件
752：顶面                  760：封装材料
770：第二散热构件          772：顶面
780：封装材料              810：导线架
812：芯片座                813：芯片座表面
814：导脚                  815：芯片座背面
816：内导脚部分            818：外导脚部分
820：第一芯片              822：第一主动表面
824：第一背面              830：第二芯片
832：第二主动表面          834：第二背面
840：第一散热构件          850：第二散热构件
852：顶面                  860：封装材料
具体实施方式
图2绘示依照本实用新型第一较佳实施例的具有散热构件的多芯片封装结构示意图。如图2所示，封装体200包括一基板210、一第一芯片240、一第二芯片260、一第一散热构件290、一第二散热构件300、一封装材料3 10、多个焊球320、多个第一芯片导线270及多个第二芯片导线280。
基板210具有一基板表面212及对应的一基板背面222，而基板210具有一第一芯片座214、第二芯片座215、多个第一芯片导线接点216、多个第二芯片导线接点217及一第一焊罩层218，均配置在基板表面212上，其中第一芯片导线接点216环绕于第一芯片座214的周围，第二芯片导线接点217环绕于第二芯片座215的周围，第一焊罩层218会暴露出第一芯片座214、第二芯片座215、第一芯片导线接点216及第二芯片导线接点217；基板210还具有多个焊球接点224及一第二焊罩层226，配置在基板背面222上，其中第二焊罩层226会暴露出焊球接点224；此外，基板210还具有多个第一导热插塞228及多个第二导热插塞229，垂直贯通基板210的内部，并且第一导热插塞228与第一芯片座214连接，而第二导热插塞229与第二芯片座215连接，因此第一芯片座214上及第二芯片座215的热可以分别通过第一导热插塞228及第二导热插塞229快速地传导到外界。
第一芯片240具有一第一主动表面242及对应的一第一背面248，而第一芯片240还具有多个第一芯片焊垫244，位在第一芯片240的第一主动表面242上，而通过一导热胶230使第一芯片240以其第一背面248贴覆到第一芯片座214上。另外，第二芯片260具有一第二主动表面262及对应的一第二背面268，而第二芯片260还具有多个第二芯片焊垫264，位在第二芯片260的第二主动表面262上，而一导热胶250使第二芯片260以其第二背面268贴覆到第二芯片座215上。
第一芯片导线270的一端与第一芯片焊垫244电性连接，而第一芯片导线270的另一端与第一芯片导线接点216电性连接；第二芯片导线280的一端与第二芯片焊垫264电性连接，而第二芯片导线280的另一端与第二芯片导线接点217电性连接。
第一散热构件290为平板状的样式，通过一导热胶292可以使第一散热构件290贴覆到第一芯片240的第一主动表面242上；而第二散热构件300为平板状的样式，通过一导热胶302可以使第二散热构件300贴覆到第二芯片260的第二主动表面262上。其中第一散热构件290及第二散热构件300的材质可以是铜、铝、硅化物或硅。由于第一芯片240及第二芯片260的材质主要也由硅或硅化物所组成，因此当第一散热构件290或第二散热构件300的材质为硅或硅化物时，第一散热构件290与第一芯片240之间及第二散热构件300与第二芯片260之间并没有热膨胀差异的问题，可以提高产品的可靠度。
另外，一封装材料310会包覆基板210、第一芯片240、第二芯片260、第一芯片导线270、第二芯片导线280、第一散热构件290及第二散热构件300。另外，焊球320配置在焊球接点224上。
在上述的封装体200中，由于具有二芯片240、260，因此封装体200可以处理很大的信息量，符合未来电子电路发展的趋势，并且在第一芯片240上及第二芯片260上还分别配置有第一散热构件290及第二散热构件300，可以使第一芯片240及第二芯片260的热源快速地导出。另外，第一散热构件290及第二散热构件300可以分别直接贴覆到第一芯片240的第一主动表面242上及第二芯片260的第二主动表面262上，故还可以加速第一芯片240及第二芯片260的散热速率。
另外，若是在封装体200的上方再架置一风扇(未绘示)，则可以使第一芯片240及第二芯片260的热源更快速地传导出去。
在前述的实施例中，散热构件为内埋型的结构，也就是封装结构会将散热构件埋在里面，然而本实用新型的应用并非局限于此，散热结构也可以为外露型的结构，如图3所示，其绘示依照本实用新型第二较佳实施例的具有散热构件的多芯片封装结构示意图。封装材料430也可以仅包覆第一散热构件410及第二散热构件420的周围，而将第一散热构件410的顶面412及第二散热构件420的顶面422暴露出封装材料430。
在前述的实施例中在芯片的主动表面上配置散热构件，然而本实用新型的应用并非局限于此，芯片的主动表面上也可以配置一芯片，如图4所示，其绘示依照本实用新型第三较佳实施例的具有散热构件的多芯片封装结构示意图。在第一芯片510的第一主动表面512上配置散热构件570，散热构件570的顶面572暴露出封装材料560，而在第二芯片520的第二主动表面522上配置一第三芯片530，第三芯片530的第三主动表面532与第二芯片520的第二主动表面522相面对，并且多个凸块540配置在第三芯片530与第二芯片520之间，而第三芯片530可以通过凸块540与第二芯片520电性连接，一填充材料546填充在第二主动表面522与第三主动表面532之间，并且会包覆凸块540，第三芯片530的第三背面534暴露于封装材料560之外。然而，在上述的构装中，也可以将散热构件及第三芯片整个封于封装材料的内部。
图5所示，其绘示依照本实用新型第四较佳实施例的具有散热构件的多芯片封装结构示意图。第一芯片620以覆晶的方式与基板610电性连接，而第二芯片630以打线的方式与基板610电性连接。第一芯片620的第一背面624上还配置有一散热构件650，整个散热构件650埋于封装材料660的内部。第二芯片630的第二主动表面632上还配置有第三芯片640，通过导热胶670，第三芯片640以其第三背面644贴覆到第二芯片630的第二主动表面632上，而第三芯片640以打线的方式与基板610电性连接。然而，在上述的构装中，也可以将散热构件的顶面暴露出封装材料。
图6所示，其绘示依照本实用新型第五较佳实施例的具有散热构件的多封装模块(multi-package-module，MPM)示意图。基板710上具有二封装体，在第一封装体702中，第一芯片720以打线的方式与基板710电性连接，而第一芯片720的第一主动表面722上配置有一第一散热构件750，第一散热构件750的顶面752暴露于封装材料760之外。在第二封装体704中，第二芯片730配置在一子基板733上，而第二芯片730以打线的方式与子基板733电性连接，并且第二芯片730的第二主动表面732上配置有一第二散热构件770，第二散热构件770的顶面772系暴露于封装材料780之外，子基板733的背面还配置有多个子焊球735，而第二封装体704可以通过多个子焊球735与基板710电性连接。当第一芯片720与第二芯片730皆装配到基板710上之后，多封装模块700可以透过基板710下方的焊球718与一印刷电路板(未绘示)电性连接。然而，在上述的构装中，也可以将第一散热构件及第二散热构件封于封装材料之内。
在上述的实施例中，以基板作为承载器，来承载多个芯片，然而本实用新型的应用并非局限于此，也可以利用导线架作为承载器，来承载多个芯片，如图7所示，其绘示依照本实用新型第六较佳实施例的具有散热构件的多芯片封装结构示意图。其中，导线架810具有一芯片座812及多个导脚814，导脚814环绕于芯片座812的外围，而芯片座812具有一芯片座表面813及对应的一芯片座背面815，每一导脚814区分成一内导脚部分816及一外导脚部分818。而第一芯片820以第一背面824贴覆到芯片座表面813上，第二芯片830以第二背面834贴覆到芯片座背面815上，并且第一芯片820及第二芯片830以导线的方式分别与导脚814电性连接。第一散热构件840贴覆到第一芯片820的第一主动表面822上，而第二散热构件850贴覆到第二芯片830的第二主动表面832上，并且封装材料860会包覆第一芯片820、第二芯片830、第一散热构件840、第二散热构件850的周围、芯片座812及导脚814的内导脚部分816，而导脚814的外导脚部分818会暴露于封装材料860的外部，其中第一散热构件840内埋在封装材料860的内部，而第二散热构件850的顶面852会暴露出封装材料860。然而，在上述的构装中，也可以将第一散热构件的顶面暴露出封装材料，而将第二散热构件整个封于封装材料之内。
然而本实用新型并非限定于仅应用在二芯片的情况下，也可以应用在超过二个芯片的情况下。
此外，上述的所有实施例中，其散热构件的材质均可以是铜、铝、硅化物或硅等。
综上所述，本实用新型的具有散热构件的多芯片封装结构，由于具有至少二芯片，因此构装体可以处理甚大的信息量，符合未来电子电路发展的趋势，并且在部分芯片上上还配置有散热构件，通过散热构件，可以使芯片的热源快速地导出。
虽然本实用新型已以一较佳实施例公开如上，然其并非用以限定本实用新型，任何熟悉此技术者，在不脱离本实用新型的精神和范围内，当可作些许之更动与润饰，因此本实用新型的保护范围当视申请专利范围所界定为准。

Claims (7)

1、一种具有散热构件的多芯片封装结构，其特征在于：其至少包括：
一基板，具有一基板表面及对应的一基板背面；
数个封装体，配置于该基板表面上，每一该些封装体包括至少一芯片及一封装材料，其中该封装材料包覆该芯片，而至少一该封装体包括至少一散热构件，其中该散热构件通过一导热胶黏贴于至少一该芯片上；
数个焊球，配置在该基板背面上。
2、如权利要求1所述的具有散热构件的多芯片封装结构，其特征在于：其中该至少一封装体中的该至少一芯片以打线方式(WireBonding)与该基板电性连接。
3、如权利要求1所述的具有散热构件的多芯片封装结构，其特征在于：其中该至少一封装体中的该至少一芯片以覆晶方式(Flip Chip)与该基板电性连接。
4、如权利要求1所述的具有散热构件的多芯片封装结构，其特征在于：其中该至少一封装体还包括：
一子基板，具有一子基板表面及对应的一子基板背面，而该至少一芯片配置在该子基板表面上，并与该子基板电性连接；
数个子焊球，配置在该子基板背面上，该封装体透过该些子焊球固定到该基板表面上，并透过该些子焊球与该基板电性连接。
5、如权利要求1所述的具有散热构件的多芯片封装结构，其特征在于：其中该散热构件的材质选自于由铜、铝、硅化物及硅所组成的族群中的一种材质。
6、如权利要求1所述的具有散热构件的多芯片封装结构，其特征在于：该至少一散热构件为该封装材料所包覆，且该散热构件的部分表面暴露出该封装材料。
7、如权利要求1所述的具有散热构件的多芯片封装结构，其特征在于：其中该至少一散热构件为该封装材料所包覆，且该散热构件完全内埋在该封装材料内。
CN 02204306 2002-01-25 2002-01-25 具有散热构件的多芯片封装结构 Expired - Lifetime CN2519417Y (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 02204306 CN2519417Y (zh) 2002-01-25 2002-01-25 具有散热构件的多芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 02204306 CN2519417Y (zh) 2002-01-25 2002-01-25 具有散热构件的多芯片封装结构

Publications (1)

Publication Number Publication Date
CN2519417Y true CN2519417Y (zh) 2002-10-30

Family

ID=33686270

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 02204306 Expired - Lifetime CN2519417Y (zh) 2002-01-25 2002-01-25 具有散热构件的多芯片封装结构

Country Status (1)

Country Link
CN (1) CN2519417Y (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1316607C (zh) * 2003-06-10 2007-05-16 矽品精密工业股份有限公司 具有高散热效能的半导体封装件及其制法
CN100466212C (zh) * 2005-06-10 2009-03-04 矽品精密工业股份有限公司 半导体封装件及其制法
CN100472782C (zh) * 2003-03-12 2009-03-25 株式会社瑞萨科技 半导体器件
CN1691342B (zh) * 2004-04-23 2011-09-07 日本电气株式会社 半导体器件

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100472782C (zh) * 2003-03-12 2009-03-25 株式会社瑞萨科技 半导体器件
CN1316607C (zh) * 2003-06-10 2007-05-16 矽品精密工业股份有限公司 具有高散热效能的半导体封装件及其制法
CN1691342B (zh) * 2004-04-23 2011-09-07 日本电气株式会社 半导体器件
CN100466212C (zh) * 2005-06-10 2009-03-04 矽品精密工业股份有限公司 半导体封装件及其制法

Similar Documents

Publication Publication Date Title
US8017964B2 (en) Light emitting device
CN1943004A (zh) 表面贴装多通道光耦合器
CN1925141A (zh) 晶片封装结构
CN1761051A (zh) 集成电路封装体及其制造方法
CN1581482A (zh) 电路模块
CN101030572A (zh) 发光二极管封装及其制造方法
CN1417868A (zh) 发光二极管芯片的多芯片封装结构
CN2636411Y (zh) 多芯片封装结构
CN2519417Y (zh) 具有散热构件的多芯片封装结构
CN1157790C (zh) 芯片堆叠封装结构
CN1929120A (zh) 堆叠型芯片封装结构、芯片封装体及其制造方法
CN1542963A (zh) 半导体装置及其制造方法、电子设备、电子仪器
TWI422018B (zh) 感測模組
CN2519416Y (zh) 具有散热构件的多芯片封装结构
CN2499978Y (zh) 三维堆叠封装散热模块
CN1210789C (zh) 具有散热结构的半导体封装元件
CN1153287C (zh) 具有内嵌式散热块的半导体封装件
CN1214460C (zh) 加强散热型四方扁平无接脚封装
CN101047160A (zh) 半导体连线封装结构及其与集成电路的连接方法
WO2014086080A1 (zh) Led晶片模组化封装工艺
CN210443552U (zh) 用于系统级封装的散热结构
TW200840000A (en) Multi-chip package with a single die pad
CN1929129A (zh) 堆叠型芯片封装结构、芯片封装体及其制造方法
US20080283982A1 (en) Multi-chip semiconductor device having leads and method for fabricating the same
CN101064259A (zh) 半导体封装件及其芯片承载结构与制法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CX01 Expiry of patent term

Expiration termination date: 20120130

Granted publication date: 20021030