CN221081523U - 麦克风组件的封装结构及麦克风 - Google Patents
麦克风组件的封装结构及麦克风 Download PDFInfo
- Publication number
- CN221081523U CN221081523U CN202323151540.3U CN202323151540U CN221081523U CN 221081523 U CN221081523 U CN 221081523U CN 202323151540 U CN202323151540 U CN 202323151540U CN 221081523 U CN221081523 U CN 221081523U
- Authority
- CN
- China
- Prior art keywords
- substrate
- chip
- ipd
- electrode structure
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title abstract description 16
- 239000003990 capacitor Substances 0.000 claims abstract description 132
- 239000000758 substrate Substances 0.000 claims abstract description 130
- 230000000149 penetrating effect Effects 0.000 claims abstract description 5
- 229910000679 solder Inorganic materials 0.000 claims description 9
- 238000000926 separation method Methods 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 17
- 239000002184 metal Substances 0.000 abstract description 9
- 238000001914 filtration Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 17
- 230000010354 integration Effects 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004308 accommodation Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Landscapes
- Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)
Abstract
本实用新型的实施例公开了一种麦克风组件的封装结构及麦克风,其中麦克风组件的封装结构包括:基板;壳体,其设置在基板的一侧,壳体与基板围设形成腔体;MEMS芯片和ASIC芯片设置在基板上并容置于腔体内;至少一个IPD电容芯片,其设置在基板上并容置于腔体内,IPD电容芯片一端与ASIC芯片的极性端连接,另一端与接地端连接;其中,基板上设有沿其厚度贯穿的通孔,或壳体上设有沿其厚度贯穿的通孔。本实用新型,其取代了现有技术中在基板中设置埋容结构的技术方案,减少了基板中金属层的层数,简化了制造工艺,降低了生产成本。且IPD电容相较于贴片电容,具有稳定性高、电容值大的特点,满足麦克风组件用以滤除电信号中杂波的需求。
Description
技术领域
本实用新型涉及微机电技术领域,特别涉及一种麦克风组件的封装结构。
背景技术
高端电子产品对元器件的抗干扰能力要求越来越高,其中,MEMS硅麦克风作为声-电转换的重要器件,要求具有良好的抗RF性能,从而能准确接收和转换声音信号。在现有技术中,一般是在PCB板中的极性电路中设计几十到上百pf的埋容层,滤除电信号中的杂波,从而提升产品的抗RF性能。
然而,PCB板中的埋容设计会增加PCB金属层总数和生产工艺步骤,导致PCB板生产成本大幅上升,产品成本也相应增加。
实用新型内容
本实用新型的实施例提供一种麦克风组件的封装结构及麦克风,通过在基板上设置IPD电容芯片用以取代现有技术中基板中的埋容设计,以减少基板中的金属层层数,进而减少生产工艺步骤,降低生产成本。
为了解决上述技术问题,本实用新型的实施例公开了如下技术方案:
一方面,提供了一种麦克风组件的封装结构,包括:
基板;
壳体,其设置在所述基板的一侧,所述壳体与所述基板围设形成腔体;
MEMS芯片和ASIC芯片,所述MEMS芯片和所述ASIC芯片设置在所述基板上并容置于所述腔体内;
至少一个IPD电容芯片,其设置在所述基板上并容置于所述腔体内,所述IPD电容芯片一端与所述ASIC芯片的极性端连接,另一端与接地端连接;
其中,所述基板上设有沿其厚度贯穿的通孔,或所述壳体上设有沿其厚度贯穿的通孔。
除了上述公开的一个或多个特征之外,或者作为替代,所述IPD电容芯片包括:
衬底;
第一电极结构,其设置在所述衬底的一侧;
介质层,其设置在所述第一电极结构远离所述衬底的一侧,所述介质层部分地覆盖所述第一电极结构;
若干第二电极结构,所述若干第二电极结构分隔设置在所述介质层远离所述衬底的一侧;每个所述第二电极结构与其对应的部分所述第一电极结构形成IPD电容;
第一绝缘层,所述第一绝缘层部分地覆盖所述第二电极结构远离所述衬底的一侧;
其中,从所述介质层露出的部分所述第一电极结构形成第一焊盘,从所述第一绝缘层露出的部分所述第二电极结构形成第二焊盘。
除了上述公开的一个或多个特征之外,或者作为替代,所述IPD电容芯片包括:
衬底,其具有沿其厚度贯穿的导电通孔结构;
第一电极结构,其设置在所述衬底的一侧,所述第一电极结构与所述导电通孔结构连接;
电连接层,其设置在所述衬底远离所述第一电极结构的一侧,所述电连接层与所述导电通孔连接;
第二绝缘层,其部分地覆盖所述电连接层远离所述衬底的一侧;
介质层,其设置在所述第一电极结构远离所述衬底的一侧;
若干第二电极结构,所述若干第二电极结构分隔设置在所述介质层远离所述衬底的一侧;每个所述第二电极结构与其对应的部分所述第一电极结构形成IPD电容;
第一绝缘层,所述第一绝缘层部分地覆盖所述第二电极结构远离所述衬底的一侧;
其中,从所述第二绝缘层露出的部分所述电连接层形成第一焊盘,从所述第一绝缘层露出的部分所述第二电极结构形成第二焊盘。
除了上述公开的一个或多个特征之外,或者作为替代,所述衬底设置所述第一电极层的一侧还设有电阻和第三焊盘,所述电阻与所述第一电极结构相分隔,且所述电阻分别与所述第二电极结构和所述第三焊盘连接。
除了上述公开的一个或多个特征之外,或者作为替代,所述IPD电容芯片包括至少一个IPD电容,所述IPD电容的电容值C,满足,10pf≤C≤100pf。
除了上述公开的一个或多个特征之外,或者作为替代,所述ASIC芯片层叠设置在所述IPD电容芯片上。
除了上述公开的一个或多个特征之外,或者作为替代,所述IPD电容芯片包括用于与所述ASIC芯片中接地端连接的第一焊盘和用于与所述ASIC芯片中极性端连接的第二焊盘;
所述第一焊盘设置在所述IPD电容芯片靠近所述ASIC芯片的一侧,所述第二焊盘设置在所述IPD电容芯片远离所述ASIC芯片的一侧。
除了上述公开的一个或多个特征之外,或者作为替代,所述第一焊盘通过导线与基板电连接,所述第二焊盘通过固定导电结构固定在所述基板上并与所述基板电连接。
除了上述公开的一个或多个特征之外,或者作为替代,述IPD电容芯片包括用于与所述ASIC芯片中接地端连接的第一焊盘和用于与所述ASIC芯片中极性端连接的第二焊盘;
所述第一焊盘和所述第二焊盘均设置在所述IPD电容芯片朝向所述基板的一侧,所述第一焊盘和所述第二焊盘通过固定导电结构与所述基板固定连接并与所述基板电连接。
除了上述公开的一个或多个特征之外,或者作为替代,所述导电结构包括焊球、导电胶或锡膏中的至少一种。
除了上述公开的一个或多个特征之外,或者作为替代,所述基板朝向所述腔体的一侧设有凹槽,所述IPD电容芯片设置在所述凹槽内。
除了上述公开的一个或多个特征之外,或者作为替代,在所述基板上设有沿其厚度贯穿的通孔的情况下,所述MEMS芯片覆盖所述通孔。
另一方面,进一步公开了一种麦克风,除了上述公开的一个或多个特征之外,或者作为替代,所述麦克风组件包括如上述任一项所述的麦克风组件的封装结构。
上述技术方案中的一个技术方案具有如下优点或有益效果:本申请在基板上设置IPD电容芯片的技术方案,取代了现有技术中在基板中设置埋容结构的技术方案,减少了基板中金属层的层数,减少了制造工艺步骤,简化了制造工艺,降低了生产成本。相较于现有技术中在基板上设置贴片电容的技术方案,IPD电容芯片具有小尺寸,易于集成,高一致性,低成本和可靠性更好等优点。且IPD电容芯片中的IPD电容的常用电容值为pf级,满足麦克风组件用以滤除电信号中杂波的需求。
附图说明
下面结合附图,通过对本实用新型的具体实施方式详细描述,将使本实用新型的技术方案及其它有益效果显而易见。
图1是现有技术中具有埋容结构的PCB板的结构示意图;
图2是根据本实用新型实施例一提供的一种麦克风组件的封装结构的结构示意图;
图3是根据本实用新型实施例一提供的一种麦克风组件的封装结构中IPD电容芯片的结构示意图;
图4是根据本实用新型实施例二提供的一种麦克风组件的封装结构的结构示意图;
图5是根据本实用新型实施例二提供的一种麦克风组件的封装结构的俯视图;
图6是根据本实用新型实施例三提供的一种麦克风组件的封装结构的结构示意图;
图7是根据本实用新型实施例四提供的一种麦克风组件的封装结构的结构示意图;
图8是根据本实用新型实施例四提供的一种麦克风组件的封装结构的俯视图;
图9是根据本实用新型实施例四提供的一种麦克风组件的封装结构中IPD电容芯片的结构示意图;
图10是根据本实用新型实施例五提供的一种麦克风组件的封装结构的结构示意图;
图11是根据本实用新型实施例五提供的一种麦克风组件的封装结构的俯视图;
图12是根据本实用新型实施例六提供的一种麦克风组件的封装结构的结构示意图;
图13是根据本实用新型实施例七提供的一种麦克风组件的封装结构的结构示意图;
图中:11-封装线路层;12-外接线路层;21-埋容接地层;22-埋容极性层;30-绝缘层;40-阻焊层;
1-基板;101-通孔;103-凹槽;2-壳体;3-MEMS芯片;4-ASIC芯片;5-IPD电容芯片;51-衬底;511-导电通孔结构;52-第一电极结构;53-介质层;54-第二金属电路层;55-第一焊盘;56-第二焊盘;57-第三焊盘;581-第一绝缘层;582-第二绝缘层;59-电阻;61-第一导线;62-第二导线;63-第三导线;7-粘接剂;8-固定导电结构。
具体实施方式
为了使本实用新型的目的、技术方案和有益效果更加清晰明白,以下结合附图和具体实施方式,对本实用新型进行进一步详细说明。应当理解的是,本说明书中描述的具体实施方式仅仅是为了解释本实用新型,并不是为了限定本实用新型。
在本实用新型的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本实用新型和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本实用新型的限制。此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本实用新型的描述中,“多个”的含义是指两个或两个以上,除非另有明确具体的限定。
在本实用新型的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本实用新型中的具体含义。
在本实用新型中,除非另有明确的规定和限定,第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触,也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且,第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度小于第二特征。
参阅图1,图1示出了现有技术中具有埋容结构的PCB板的结构示意图,现有技术中,为了使MEMS麦克风具有良好的抗射频干扰性能,而在PCB板中设置与PCB板上的电子器件各极性连接的埋容结构,用于滤除电信号中的杂波,减小杂波对电子器件的干扰,从而提高MEMS麦克风的抗射频干扰性能。如图1所示,PCB板包括由上至下依次层叠的封装线路层11、至少一层埋容接地层21、至少一层埋容极性层22和外接线路层12,封装线路层11、埋容接地层21、埋容极性层22和外接线路层12均为金属层结构,相邻的金属层之间还夹设有绝缘层30以起到绝缘隔离的作用,设置在最外侧的封装线路层11和外接线路层12远离埋容接地层21的一面还设有阻焊层40。其中,埋容接地层21和埋容极性层22构造成埋容结构。然而埋容结构会增加PCB板中的金属层的总数以及生产工艺步骤,导致PCB板的生产成本大幅上升,进而导致麦克风组件很难满足降本的需求。
实施例一
参照图2所示,图2示出了根据本实用新型实施例一提供的一种麦克风组件的封装结构的结构示意图,在实施例一中,麦克风组件的封装结构包括:基板1以及设置在基板1一侧的壳体2,基板1与壳体2围设形成腔体。基板1和壳体2通过粘接剂7固定连接。具体地,粘接剂7包括锡膏。在基板1的厚度方向上,基板1具有沿其厚度贯穿的通孔101,通孔101的正投影容设在腔体的正投影内。麦克风组件的封装结构还包括MEMS芯片3和ASIC芯片4,MEMS芯片3和ASIC芯片4均设置在基板1设有壳体2的一侧,且MEMS芯片3和ASIC芯片4均容置于腔体中,MEMS芯片3覆盖通孔101。在基板1的厚度方向上,MEMS芯片3的感测结构与通孔101交叠。MEMS芯片3和ASIC芯片4通过第一导线61电连接,ASIC芯片4通过第二导线62与基板1电连接。
需要说明的是,在本实施例中,基板1上具有通孔101,MEMS芯片3覆盖通孔101以形成后进音的技术方案。在另一些实施例中,基板上不具有通孔,在壳体上设有连通腔体与外界的通孔,MEMS芯片3设置在壳体2内侧并覆盖该通孔,以形成前进音的技术方案。
麦克风组件的封装结构还包括至少一个IPD电容芯片5,IPD电容芯片5设置在基板1设有MEMS芯片3和ASIC芯片4的一侧,且IPD电容芯片5容设在腔体内。IPD电容芯片5通过至少两个第三导线63与基板1电连接,且IPD电容芯片5的一端与ASIC芯片4中的极性端连接,另一端与ASIC芯片4中的接地端连接。IPD电容芯片5以提高MEMS芯片3和ASIC芯片4的抗射频干扰能力。且基板1内无需设置用以提高MEMS芯片3和ASIC芯片4的抗射频干扰能力埋容结构,减少了基板1中至少两层用以构造埋容结构的金属层,简化了基板1的制造工艺,并降低了生产成本。
结合图3所示,图3示出了本实施例中IPD电容芯片的结构示意图,其中,IPD电容芯片5包括依次层叠的衬底51、第一电极结构52、介质层53、第二电极结构54和第一绝缘层581。衬底51为一晶片,第一电极结构52层叠设置在所述衬底51的一侧。介质层53层叠设置在第一电极结构52远离衬底51的一侧,并部分地覆盖第一电极结构52,部分从介质层53露出的第一电极结构52形成第一焊盘55;至少一个第二电极结构54相互分隔的设置在介质层53远离第一电极结构52的一侧,第二电极结构54与其对应的部分第一电极结构52形成IPD电容。在第二电极结构54远离介质层的一侧部分覆盖有第一绝缘层581,从第一绝缘层581露出的部分第二电极结构54形成第二焊盘56。第一焊盘55和第二焊盘56均设置在IPD电容芯片5的同一侧,第一焊盘55和第二焊盘56以用于IPD电容芯片5与外界电路的电连接。第一焊盘55和第二焊盘56均可以通过第三导线63或固定导电结构8与基板1连接。在本实施例中,第一焊盘55和第二焊盘56通过第三导线63与基板连接。
进一步地,第一绝缘层581的材质包括SiN。具体地,IPD电容芯片5包括至少一个IPD电容。在本实施例中,IPD电容芯片5包括两个第二电极结构54以形成两个IPD电容,ASIC芯片4中的极性端电路包括电源端和输出端,其中一IPD电容通过第二焊盘56和第三导线63与ASIC芯片4中的电源端连接,该IPD电容的电容值为10pF,另一IPD电容通过第二焊盘56和第三导线63与ASIC芯片4中的输出端连接,该IPD电容的电容值为33pF,
本申请在基板1上设置IPD电容芯片5的技术方案,相较于现有技术中在基板1上设置贴片电容的技术方案,IPD电容采用晶圆制造工艺,通过光刻、薄膜和刻蚀等晶圆制造工艺制造而成,上述工艺具有加工精度高和一致性好的优点,可以实现高加工精度和高工艺良率。且可以根据需求制作不同图形,实现电容和电容,或电容和电阻的集成。IPD电容芯片与普通贴片电容相比,IPD电容芯片5具有小尺寸,易于集成,高一致性,低成本和可靠性更好等优点。
贴片电容的电容值通常为nF和uF级,电容值误差大,一致性差。本申请采用的IPD电容芯片5中的单一IPD电容的电容值大小在10~100pF范围内,远大于贴片电容的电容值,IPD电容芯片5满足麦克风组件用以滤除电信号中杂波的需求。且在同电容值的情况下,IPD电容芯片5的尺寸小于贴片电容的尺寸,IPD电容芯片5的尺寸比贴片电容小约3到5倍。
实施例二
参照图4、图5所示,图4和图5分别示出了根据本实用新型实施例二提供的一种麦克风组件的封装结构的结构示意图和俯视图,相较于实施例一,在实施例二中,在基板1上设有两个IPD电容芯片,两个IPD电容芯片相分离,IPD电容芯片5通过固定导电结构8固定在基板1上并与基板1电连接。具体地,固定导电结构8包括焊球、导电胶或锡膏等。
在本实施例中,IPD电容芯片5的数量可以根据实际需求设置,每个IPD电容芯片5包括至少一个IPD电容,IPD电容芯片5和其相对应的IPD电容的数量在此不作具体限定。
实施例三
参照图6所示,图6示出了根据本实用新型实施例三提供的一种麦克风组件的封装结构的俯视图,相较于实施例二,在实施例三中,基板1上设有两个IPD电容芯片5,两个IPD电容芯片5均通过第三导线63与基板1电连接。两个IPD电容芯片5具有间隔地相邻设置,ASIC芯片4叠设在两个IPD电容芯片5远离基板1的一侧表面。具体地,ASIC芯片4通过胶水粘设在两个IPD电容芯片5远离基板1的一侧表面。将ASIC芯片4叠设在IPD电容芯片5远离基板1的一侧表面,一方面减小封装结构的整体尺寸,降低生产成本,另一方便避免基板1上的应力传递至ASIC芯片4内,进而ASIC芯片4所输出的信号产生偏差。
现有技术中的贴片电容无法与其他芯片堆叠设置,本申请中的IPD电容芯片5可以与ASIC芯片4进行堆叠设置,以提高封装结构在高度方向上的空间利用率,有利于本申请的小型化。
实施例四,
参照图7和图8所示,图7和图8分别示出了根据本实用新型实施例四提供的一种麦克风组件的封装结构的结构示意图和俯视图,相较于实施例三,在实施例四中,至少一个IPD电容芯片5包括具有与ASIC芯片4中接地端连接的第一焊盘和与ASIC芯片4中极性端连接的第二焊盘。其中,第一焊盘设置在IPD电容芯片5远离基板1的一侧表面,第二焊盘设置在IPD电容靠近基板1的一侧表面。第一焊盘通过第三导线63与基板1电连接,第二焊盘通过固定导电结构8与基板1电连接。因与极性端连接的电路受到射频信号干扰的影响较大,将与极性端连接的第二焊盘设置在第一焊盘远离ASIC芯片4的一侧,以使得第二焊盘设置在ASIC芯片4和基板1之间,ASIC芯片4和基板1起到一定的屏蔽作用,进一步地减少信号干扰。
结合图9所述,图9示出了本实施例中IPD电容芯片的结构示意图,其中,IPD电容芯片包括:衬底51、第一电极结构52、电连接层521、第二绝缘层582、介质层53、第二电极结构54以第一绝缘层581;所述衬底51为片状晶片,所述衬底51具有沿其厚度方向贯穿的导电通孔结构511,第一电极结构52设置在衬底51的一侧并与导电通孔结构511连接。电连接层521设置在衬底51远离第一电极结构52的一侧,电连接层521与导电通孔结构511连接以实现电连接层521与第一电极结构52的电导通。第二绝缘层582设置在电连接层521远离衬底51的一侧并部分地覆盖电连接层521,从第二绝缘层582露出的部分电连接层521以构造成第一焊盘55。
介质层53设置在第一电极结构52远离衬底51的一侧。至少一个第二电极结构54相互分隔地设置在介质层53远离第一电极结构52的一侧,每个第二电极结构54与其相对应的部分第一电极结构52形成IPD电容。第一绝缘层581设置在第二电极结构52远离衬底51的一侧并部分地覆盖第二电极结构54,从第一绝缘层581露出的部分第二电极结构54以构造成第二焊盘56。以使得第一焊盘55和第二焊盘56分别设置在IPD电容芯片5相对的两侧。
所述衬底51设置所述第一电极结构52的一侧还设有电阻59和第三焊盘57,所述电阻59与所述第一电极结构52相分隔,且所述电阻59分别与所述第二电极结构54和所述第三焊盘57连接。电阻59串联在IPD电容与ASI C芯片4中极性端连接的电路中,用来替代PCB埋阻设计,进一步提升抗辐射性能。进一步地,第二绝缘层582的材质包括SiN。
实施例五
参照图10和图11所示,图10和图11分别示出了根据本实用新型实施例五提供的一种麦克风组件的封装结构的结构示意图和俯视图,相较于实施例四,在实施例五中,IPD电容芯片5包括若干个IPD电容。在设置多个IPD电容芯片5的技术方案中,相邻IPD电容芯片5之间需预留一定的安全距离,该安全距离会增大封装面积,不利于本申请尺寸的小型化。在本实施例中,将所有的IPD电容均集成在一个IPD电容芯片5中,减少IPD电容芯片5的总封装面积,减小本申请尺寸,满足产品小型化的需求。
IPD电容芯片5可以包括多个IPD电容,现有技术中的贴片电容只具有单一容置,若要与多个ASIC芯片4中的极性端连接需要封装多个贴片电容,本申请的IPD电容芯片5在封装结构中占据的空间更小,有利于麦克风组件的小型化。
具体地,在本实施例中,IPD电容芯片5包括与ASIC芯片4中接地端连接的第一焊盘和与ASIC芯片4中极性端连接的第二焊盘。其中,第一焊盘设置在IPD电容芯片5远离基板1的一侧,第一焊盘通过第三导线63与基板1电连接;第二焊盘设置在IPD电容芯片5靠近基板1的一侧,第二焊盘通过固定导电结构8与基板1固定连接的同时实现电连接。将与极性端连接的第二焊盘设置在第一焊盘远离ASIC芯片4的一侧,以使得第二焊盘设置在ASIC芯片4和基板1之间,ASIC芯片4和基板1起到一定的屏蔽作用,进一步地减少信号干扰。
实施例六
参照图12所示,图12示出了根据本实用新型实施例六提供的一种麦克风组件的封装结构的结构示意图,相较于实施例五,在实施例六中,IPD电容芯片5将与外界电连接的焊盘均设置在朝向基板1的一侧,IPD电容芯片5通过固定导电结构8与基板1固定连接并电连接。在实施例六中,减少导线的使用,避免了射频信号对导线的干扰的同时,在腔体内较少使用导线可以减少为导线所预留的空间,进一步地减小了本申请尺寸,满足产品小型化的需求。
实施例七
参照图13所示,图13示出了根据本实用新型实施例七提供的一种麦克风组件的封装结构的结构示意图,相较于实施例三,在实施例七中,在基板1朝向壳体2的一侧设有凹槽103,在基板1的厚度方向上,凹槽103在基板1的正投影容置于腔体在基板1的正投影内。IPD电容芯片5设置在凹槽103内,ASIC芯片4叠设在IPD电容芯片5远离基板1的一侧,IPD电容芯片5通过第三导线63与基板1电连接。在本实施例中,通过在基板1上设置凹槽103,以增加腔体关于凹槽103部分的高度尺寸,在不增加本申请整体高度的前提下,增加了导线的打线空间,避免因IPD电容芯片5和ASIC芯片4叠放而导致导线与壳体2触碰短路,进而导致产品性能失效的情况发生。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对申请专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进,这些都属于本申请的保护范围。因此,本申请专利的保护范围应以所附权利要求为准。
Claims (13)
1.一种麦克风组件的封装结构,其特征在于,包括:
基板;
壳体,其设置在所述基板的一侧,所述壳体与所述基板围设形成腔体;
MEMS芯片和ASIC芯片,所述MEMS芯片和所述ASIC芯片设置在所述基板上并容置于所述腔体内;
至少一个IPD电容芯片,其设置在所述基板上并容置于所述腔体内,所述IPD电容芯片一端与所述ASIC芯片的极性端连接,另一端与接地端连接;
其中,所述基板上设有沿其厚度贯穿的通孔,或所述壳体上设有沿其厚度贯穿的通孔。
2.如权利要求1所述的麦克风组件的封装结构,其特征在于,所述IPD电容芯片包括:
衬底;
第一电极结构,其设置在所述衬底的一侧;
介质层,其设置在所述第一电极结构远离所述衬底的一侧,所述介质层部分地覆盖所述第一电极结构;
若干第二电极结构,所述若干第二电极结构分隔设置在所述介质层远离所述衬底的一侧;每个所述第二电极结构与其对应的部分所述第一电极结构形成IPD电容;
第一绝缘层,所述第一绝缘层部分地覆盖所述第二电极结构远离所述衬底的一侧;
其中,从所述介质层露出的部分所述第一电极结构形成第一焊盘,从所述第一绝缘层露出的部分所述第二电极结构形成第二焊盘。
3.如权利要求1所述的麦克风组件的封装结构,其特征在于,所述IPD电容芯片包括:
衬底,其具有沿其厚度贯穿的导电通孔结构;
第一电极结构,其设置在所述衬底的一侧,所述第一电极结构与所述导电通孔结构连接;
电连接层,其设置在所述衬底远离所述第一电极结构的一侧,所述电连接层与所述导电通孔结构连接;
第二绝缘层,其部分地覆盖所述电连接层远离所述衬底的一侧;
介质层,其设置在所述第一电极结构远离所述衬底的一侧;
若干第二电极结构,所述若干第二电极结构分隔设置在所述介质层远离所述衬底的一侧;每个所述第二电极结构与其对应的部分所述第一电极结构形成IPD电容;
第一绝缘层,所述第一绝缘层部分地覆盖所述第二电极结构远离所述衬底的一侧;
其中,从所述第二绝缘层露出的部分所述电连接层形成第一焊盘,从所述第一绝缘层露出的部分所述第二电极结构形成第二焊盘。
4.如权利要求2或3任一项所述的麦克风组件的封装结构,其特征在于,所述衬底设置所述第一电极结构的一侧还设有电阻和第三焊盘,所述电阻与所述第一电极结构相分隔,且所述电阻分别与所述第二电极结构和所述第三焊盘连接。
5.如权利要求1所述的麦克风组件的封装结构,其特征在于,所述IPD电容芯片包括至少一个IPD电容,所述IPD电容的电容值C,满足,10pf≤C≤100pf。
6.如权利要求1所述的麦克风组件的封装结构,其特征在于,所述ASIC芯片层叠设置在所述IPD电容芯片上。
7.如权利要求6所述的麦克风组件的封装结构,其特征在于,所述IPD电容芯片包括用于与所述ASIC芯片中接地端连接的第一焊盘和用于与所述ASIC芯片中极性端连接的第二焊盘;
所述第一焊盘设置在所述IPD电容芯片靠近所述ASIC芯片的一侧,所述第二焊盘设置在所述IPD电容芯片远离所述ASIC芯片的一侧。
8.如权利要求7所述的麦克风组件的封装结构,其特征在于,所述第一焊盘通过导线与基板电连接,所述第二焊盘通过固定导电结构固定在所述基板上并与所述基板电连接。
9.如权利要求1所述的麦克风组件的封装结构,其特征在于,述IPD电容芯片包括用于与所述ASIC芯片中接地端连接的第一焊盘和用于与所述ASIC芯片中极性端连接的第二焊盘;
所述第一焊盘和所述第二焊盘均设置在所述IPD电容芯片朝向所述基板的一侧,所述第一焊盘和所述第二焊盘通过固定导电结构与所述基板固定连接并与所述基板电连接。
10.如权利要求9所述的麦克风组件的封装结构,其特征在于,所述导电结构包括焊球、导电胶或锡膏中的至少一种。
11.如权利要求7所述的麦克风组件的封装结构,其特征在于,所述基板朝向所述腔体的一侧设有凹槽,所述IPD电容芯片设置在所述凹槽内。
12.如权利要求1所述的麦克风组件的封装结构,其特征在于,
在所述基板上设有沿其厚度贯穿的通孔的情况下,所述MEMS芯片覆盖所述通孔。
13.一种麦克风,其特征在于,包括如权利要求1~12任一项所述的麦克风组件的封装结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202323151540.3U CN221081523U (zh) | 2023-11-22 | 2023-11-22 | 麦克风组件的封装结构及麦克风 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202323151540.3U CN221081523U (zh) | 2023-11-22 | 2023-11-22 | 麦克风组件的封装结构及麦克风 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN221081523U true CN221081523U (zh) | 2024-06-04 |
Family
ID=91255654
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202323151540.3U Active CN221081523U (zh) | 2023-11-22 | 2023-11-22 | 麦克风组件的封装结构及麦克风 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN221081523U (zh) |
-
2023
- 2023-11-22 CN CN202323151540.3U patent/CN221081523U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103548361B (zh) | 半导体装置及麦克风 | |
US7884458B2 (en) | Decoupling capacitor, wafer stack package including the decoupling capacitor, and method of fabricating the wafer stack package | |
US9006585B2 (en) | Device for surface mounting and capacitor element | |
CN107785148B (zh) | 电子部件 | |
US20060245142A1 (en) | Capacitor and method for manufacturing the same | |
US20100206624A1 (en) | Electric Multilayer Component | |
CN100565730C (zh) | 多层电容器 | |
WO2007049376A1 (ja) | 高周波モジュール | |
JP2007019498A (ja) | 半導体マルチチップパッケージ | |
US7016179B2 (en) | Solid electrolytic capacitor | |
JPH07235632A (ja) | コンデンサユニットおよびコンデンサユニット内蔵電子回路装置 | |
CN113380772B (zh) | 一种芯片封装结构及其封装方法 | |
CN103583057A (zh) | 半导体装置以及麦克风 | |
US20050052822A1 (en) | Capacitor structure, a multi-layer wiring board including the same, and a semiconductor device using the multi-layer wiring board | |
KR101555403B1 (ko) | 배선기판 | |
CN221081523U (zh) | 麦克风组件的封装结构及麦克风 | |
JP2002237431A (ja) | 固体電解コンデンサ及びその製造方法 | |
WO2018008422A1 (ja) | Esd保護機能付きインダクタ | |
CN219106148U (zh) | 基于多层堆叠三维电感与空腔电容的集成无源结构 | |
US20040111880A1 (en) | Multilayer electronic part and method of producing the same | |
WO2023181748A1 (ja) | 表面実装型固体電解コンデンサ、モジュールおよび電子機器 | |
CN217404382U (zh) | 线路基体及霍尔电流传感器 | |
CN216565595U (zh) | 一种微机电封装结构以及系统 | |
CN216565594U (zh) | 一种微机电系统以及封装结构 | |
CN111508900A (zh) | 集成电路芯片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |