CN217404382U - 线路基体及霍尔电流传感器 - Google Patents
线路基体及霍尔电流传感器 Download PDFInfo
- Publication number
- CN217404382U CN217404382U CN202220092100.1U CN202220092100U CN217404382U CN 217404382 U CN217404382 U CN 217404382U CN 202220092100 U CN202220092100 U CN 202220092100U CN 217404382 U CN217404382 U CN 217404382U
- Authority
- CN
- China
- Prior art keywords
- ceramic
- resistor
- ceramic body
- resistance
- connection line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
本实用新型提供了一种线路基体及霍尔电流传感器,线路基体包括陶瓷体、电气连接线、至少一个电容及至少一个电阻,所述陶瓷体包括多个陶瓷片,多个所述陶瓷片层叠设置并低温烧结为一体成型件,所述电气连接线印刷形成于至少一个所述陶瓷片上,所述电阻通过刻蚀形成于一所述陶瓷片上,所述电阻连通至所述电气连接线,所述电容设置于所述陶瓷体内并连通至所述电气连接线,所述陶瓷体的最外层所述陶瓷片上印刷有与所述电气连接线相连通的触点。本线路基体具有耐温效果更好、抗振动、抗冲击能力强等特点,电气连接线能够通过陶瓷片的层叠设置而分布于不同层,实现高密度配线,节省了平铺空间,实现了线路基体的小型化、高精度、高线性度。
Description
技术领域
本实用新型属于传感器技术领域,尤其涉及一种线路基体及霍尔电流传感器。
背景技术
电流传感器广泛应用于工业控制、智能电网、汽车、航空航天等领域,用以进行电流的检测及监测。其中,霍尔电流传感器能实现电流的隔离测量,对原边电流不会产生干扰,同时弥补了传统电流检测在频宽、精度、线性度、过载能力等方面的不足,基于此,霍尔电流传感器已成为目前应用最为广泛的电流传感器。
目前常见的霍尔电流传感器均采用SMT(Surface Mounted Technology,表面贴装技术)贴装工艺进行制备,将电阻、电容等贴片元件贴装到玻纤基板表面即可,该工艺制备简单,但需要设计比较大的空间位置来贴装电阻、电容及其它元器件,致使霍尔电流传感器的体积较大。
实用新型内容
本实用新型的目的在于提供一种线路基体及霍尔电流传感器,旨在解决现有霍尔电流传感器为贴装电阻、电容及其他元器件而需要较大体积的技术问题。
为实现上述目的,本实用新型所采用的技术方案如下:
第一方面,提供一种线路基体,包括陶瓷体、电气连接线、至少一个电容及至少一个电阻,所述陶瓷体包括多个陶瓷片,多个所述陶瓷片层叠设置并低温烧结为一体成型件,所述电气连接线印刷形成于至少一个所述陶瓷片上,所述电阻通过刻蚀形成于一所述陶瓷片上,所述电阻连通至所述电气连接线,所述电容设置于所述陶瓷体内并连通至所述电气连接线,所述陶瓷体的最外层所述陶瓷片上印刷有与所述电气连接线相连通的触点。
在第一方面的其中一个实施例中,所述电阻的阻值能够通过激光刻蚀调节。
在第一方面的其中一个实施例中,所述电阻设于所述陶瓷体的最外层所述陶瓷片。
在第一方面的其中一个实施例中,所述电阻设于所述陶瓷体的内层所述陶瓷片。
在第一方面的其中一个实施例中,所述电容包括印刷于一所述陶瓷片上的第一金属层及印刷于另一所述陶瓷片上并与所述第一金属层相间隔的第二金属层,所述第一金属层与所述第二金属层正对设置,并均与所述电气连接线相连通。
在第一方面的其中一个实施例中,两所述陶瓷片上的所述电气连接线通过开设于所述陶瓷片上的通孔电气连通。
在第一方面的其中一个实施例中,所述线路基体包括多个所述电阻及多个所述电容。
第二方面,提供一种霍尔电流传感器,包括电子器件及如上所述的线路基体,所述电子器件至少包括霍尔元件、半导体器件及放大器,所述霍尔元件、所述半导体器件及所述放大器均贴装于所述触点。
在第二方面的其中一个实施例中,所述陶瓷体开设有贯通孔。
在第二方面的其中一个实施例中,所述电阻与所述电子器件分别设于所述陶瓷体的相对两侧。
本实用新型相对于现有技术的技术效果是:加工时,可先在各陶瓷片上分别印刷电气连接线及触点,并加工通孔,然后将电容及电阻形成于陶瓷片上,并与电气连接线相连接,然后通过陶瓷低温共烧技术将多个陶瓷层叠烧结为陶瓷体,并使得触点朝外。
电气连接线、电阻及电容形成的回路集成于陶瓷体中,相较于玻纤基板,本线路基体不仅能够保护集成于陶瓷体内的电气连接线、电阻及电容,并且陶瓷材质提升了线路基体整体的耐温效果、抗振动及抗冲击能力。电气连接线能够通过陶瓷片的层叠设置而分布于不同层,实现高密度配线,节省了平铺空间,实现了线路基体的小型化、高精度、高线性度,电阻通过电阻浆料刻蚀直接形成于陶瓷片上,相较于传统成品电阻器的重量更轻,也就减轻了线路基体的整体重量。
同时,该陶瓷体可直接制成功能装置所需的形状,并通过设于陶瓷体表面的触点直接与电子器件相连,实现了对电子器件的固定,同时省去了功能装置上的定位部件,使得制得的功能装置结构强度更高,更稳定,具有更广阔的应用前景。
本实施例中的电阻可通过激光调阻技术调整电阻值。具体地,先通过电阻浆料在陶瓷片上形成电阻,然后通过激光刻蚀电阻浆料,以调整电阻的大小及形状,然后对陶瓷片进行电性能测试,最后根据电性能情况重新通过激光调阻技术对电阻进行微调,从而使得电阻得到满足实际需要的精准电阻值。相较于传统功能部件只能选用通用型号的电阻,本线路基体通过激光调阻减小了存在的信号输出误差范围。
附图说明
为了更清楚地说明本实用新型实施例的技术方案,下面将对本实用新型实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面所描述的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本实用新型实施例提供的线路基体的正视图;
图2是本实用新型实施例提供的线路基体的后视图;
图3是本实用新型实施例提供的线路基体的侧视图。
附图标记说明:
10、陶瓷体;101、贯通孔;R、电阻;C、电容;C1、第一金属层;C2、第二金属层;D、电子器件;X、电气连接线。
具体实施方式
下面详细描述本实用新型的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,旨在用于解释本实用新型,而不能理解为对本实用新型的限制。
在本实用新型的描述中,需要理解的是,术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本实用新型和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本实用新型的限制。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本实用新型的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本实用新型中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本实用新型中的具体含义。
为了使本实用新型的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本实用新型进行进一步详细说明。
本实用新型提供一种线路基体,该线路基体可以与电子器件D电连通,以形成功能装置。
请参阅图1至图3,该线路基体包括陶瓷体10、电气连接线X、至少一个电容C及至少一个电阻R。
陶瓷体10包括多个陶瓷片,多个陶瓷片层叠设置并低温烧结为一体成型件,多个陶瓷片能够采用低温共烧陶瓷(Low Temperature Co-fired Ceramic, LTCC)技术烧结为一体,该一体成型件可以直接制作为功能装置所需的形状,而非板状的线路基板。
该电气连接线X印刷形成于至少一个陶瓷片上,可以理解的,在陶瓷片上进行刻蚀印刷,以印刷出电气连接线X,请参阅图1至图3,电阻R及电容C 可连接入电气连接线X中,并共同形成一个完整的回路。当至少两个陶瓷片上印刷有电气连接线X时,该完整回路上的电气连接线X,可分布于不同的陶瓷片上,不同陶瓷片上的电气连接线X电连通。
可选的,陶瓷片上可开设通孔,两陶瓷片上的电气连接线X上通过该通孔电连通。该两陶瓷片可以为相邻两陶瓷片,也可以为间隔至少一个陶瓷片的两陶瓷片。为防护电气连接线X,设有电气连接线X的陶瓷片非最外侧的陶瓷片,以使得电气连接线X能够封装于陶瓷体10内。
电阻R通过对电阻浆料的刻蚀形成于一陶瓷片上,可以理解的,陶瓷片通过激光刻蚀形成电阻R设置区域,再将电阻浆料填充于该电阻R设置区域内形成电阻R,该电阻浆料与电气连接线X相接触,以使得电阻R与印刷的电气连接线X电连通。
电容C设置于陶瓷体10内并连通至电气连接线X,其中,该电容C可通过干法印刷技术集成于陶瓷体10内。
其中,为实现与电气器件的连接,陶瓷体10的最外层陶瓷片上印刷有与电气连接线X相连通的触点,该触点可以为印刷于最外层陶瓷片上的金属层,电子器件D可贴装于该金属层上,以实现与金属层的电连通。贴装好电子器件D 后,便完成了线路的电气连接,线路基体能够可与电子器件D共同形成功能装置。
加工时,可先在各陶瓷片上分别印刷电气连接线X及触点,并加工通孔,然后将电容C及电阻R形成于陶瓷片上,并与电气连接线X相连接,然后通过陶瓷低温共烧技术将多个陶瓷层叠烧结为陶瓷体10,并使得触点朝外。
电气连接线X、电阻R及电容C形成的回路集成于陶瓷体10中,相较于玻纤基板,本线路基体不仅能够保护集成于陶瓷体10内的电气连接线X、电阻 R及电容C,并且陶瓷材质提升了线路基体整体的耐温效果、抗振动及抗冲击能力。电气连接线X能够通过陶瓷片的层叠设置而分布于不同层,实现高密度配线,节省了平铺空间,实现了线路基体的小型化、高精度、高线性度,电阻 R通过电阻浆料刻蚀直接形成于陶瓷片上,相较于传统成品电阻R器的重量更轻,也就减轻了线路基体的整体重量。
同时,陶瓷体10具有耐温效果更好、抗振动、抗冲击能力强等特点,该陶瓷体10可直接制成功能装置所需的形状,并通过设于陶瓷体10表面的触点直接与电子器件D相连,实现了对电子器件D的固定,同时省去了功能装置上的定位部件,使得制得的功能装置结构强度更高,更稳定,具有更广阔的应用前景。
本实施例中的电阻R可通过激光调阻技术调整电阻值。具体地,先通过电阻浆料在陶瓷片上形成电阻R,然后通过激光刻蚀电阻浆料,以调整电阻R的大小及形状,然后对陶瓷片进行电性能测试,最后根据电性能情况重新通过激光调阻技术对电阻R进行微调,从而使得电阻R得到满足实际需要的精准电阻值。相较于传统功能部件只能选用通用型号的电阻R,本线路基体通过激光调阻减小了存在的信号输出误差范围。
在其中一个实施例中,请参阅图3,电阻R设于陶瓷体10的最外层陶瓷片。加工时,先将陶瓷片烧结为一体,然后在最外层陶瓷片上印刷电阻浆料,并通过激光进行刻蚀,以得到所需电阻值的电阻R。这样,电阻R便暴露在陶瓷体10外表面,用户能够根据最终制得的功能装置的需要随时通过激光调阻的方式调节电阻值。
在其中另一个实施例中,电阻R设于陶瓷体10的内层陶瓷片。加工时,先在陶瓷片上印刷电阻浆料,再通过激光进行时刻,以得到所需电阻值的电阻 R,最后再将多个陶瓷片进行烧结,并将设有电阻R的陶瓷片叠加在陶瓷体10 中部。这样,电阻R便被封包于陶瓷体10内部,以对电阻R起到防护作用。
具体地,请参阅图3,电容C包括印刷于一陶瓷片上的第一金属层C1及印刷于另一陶瓷片上的第二金属层C2,第一金属层C1与第二金属层C2相间隔,并正对设置,该第一金属层C1与第二金属层C2均与电气连接线X相连通,以形成电容C结构。其中,第一金属层C1连接的电气连接线X与第二金属层 C2连接的电气连接线X印刷于不同陶瓷片上,第一金属层C1与第二金属层 C2之间的陶瓷片形成了电容C中的介质层,该介质层能够根据需要调整陶瓷片的陶瓷浆料的参数,以使得电容C的参数符合要求。由于第一金属层C1与第二金属层C2均通过印刷形成,因此能够在加工电容C时根据需要调整第一金属层C1和第二金属层C2的大小和位置,及介质层的陶瓷浆料,从而实现电容值的调节,相较于传统的设置成品电容C的线路基板,本线路基体能够减小功能装置的线路中电容值的偏差,从而减小功能装置的信号输出误差范围。
其中,线路基体可包括多个电阻R及多个电容C。多个电阻R及多个电容 C均连接于电气连接线X中,并共同形成一个或多个回路。在本实施例中,请参阅图1至图2,电阻R设有两个,两电阻R均位于最外层陶瓷片上,电容C 设有两个,两电容C的第一金属层C1位于同一陶瓷片上,两电容C的第二金属层C2也位于同一陶瓷片上,两电阻R、两电容C及多个电气连接线X共同形成一回路。
本实用新型还提供一种霍尔电流传感器,包括上述实施例中所述的线路基体,该线路基体与上述各实施例中的线路基体结构相同,所起的作用也相同,此处不赘述。该霍尔电流传感器即上述实施例中的功能装置中的一种。
霍尔电流传感器还包括电子器件D,电子器件D至少包括霍尔元件、半导体器件及放大器。霍尔元件、半导体器件及放大器均贴装于触点,以使得线路基板内的电气连接线X与霍尔元件、半导体器件及放大器均电连通,以形成完整的霍尔电路传感器的电路,从而对外部电路的电流进行测量。其中,半导体器件可以为二极管或三极管。
可选的,请参阅图1至图2,陶瓷体10开设有贯通孔101,贯通孔101沿陶瓷片的层叠方向开设,并位于陶瓷体10的中部,该贯通孔101避让线路基体内的电气连接线X、电阻R及电容C。使用时,将外部电路的通电导线穿过贯通孔101,本霍尔电流传感器可在不接入外部电路的情况下实现对电流的隔离测量,不会对外部电路的原边电流产生干扰。
在本实施例中,电阻R与电子器件D分别设于陶瓷体10的相对两侧。具体地,陶瓷体10沿陶瓷片的层叠方向的两侧均设有触点,电阻R贴装于其中一侧的触点,电子器件D贴装于其中另一侧的触点,这样在对电阻R进行激光调阻时,不会由于激光产生的高温影响到电子器件D的正常运行。
传统的低温共烧陶瓷技术是将低温烧结陶瓷粉制成厚度精确而且致密的陶瓷片,在陶瓷片上利用激光打孔、微孔注浆、精密导体浆料印刷等工艺制出所需要的电路图形,并将电容C、电阻R埋入多层陶瓷片中,然后叠压在一起,内外电极可分别使用银、铜、金等金属,在900℃下烧结,制成三维空间互不干扰的高密度电路,在其表面可以贴装芯片、有源器件等电子器件D,制成类似印刷电路板的功能模块。而本实施例中的霍尔电流传感器,通过将陶瓷体10 叠合称为块状结构,并在陶瓷体10上开设贯通孔101,使得线路基体上贴装上电子器件D后即形成霍尔电流传感器,而非霍尔电流传感器中的控制部分的功能模块,结构紧密稳定,具有高精度、高线性度、重量轻、耐温效果更好、抗振动、抗冲击能力强等特点。
本霍尔电流传感器基于陶瓷体10及激光调阻技术的传感器制备技术,其能够广泛应用于工业控制、智能电网、汽车、航空航天等领域中来对电流进行检测及监测。
以上仅为本实用新型的较佳实施例而已,仅具体描述了本实用新型的技术原理,这些描述只是为了解释本实用新型的原理,不能以任何方式解释为对本实用新型保护范围的限制。基于此处解释,凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进,及本领域的技术人员不需要付出创造性的劳动即可联想到本实用新型的其他具体实施方式,均应包含在本实用新型的保护范围之内。
Claims (10)
1.一种线路基体,其特征在于,包括陶瓷体、电气连接线、至少一个电容及至少一个电阻,所述陶瓷体包括多个陶瓷片,多个所述陶瓷片层叠设置并低温烧结为一体成型件,所述电气连接线印刷形成于至少一个所述陶瓷片上,所述电阻通过刻蚀形成于一所述陶瓷片上,所述电阻连通至所述电气连接线,所述电容设置于所述陶瓷体内并连通至所述电气连接线,所述陶瓷体的最外层所述陶瓷片上印刷有与所述电气连接线相连通的触点。
2.如权利要求1所述的线路基体,其特征在于,所述电阻的阻值能够通过激光刻蚀调节。
3.如权利要求1所述的线路基体,其特征在于,所述电阻设于所述陶瓷体的最外层所述陶瓷片。
4.如权利要求1所述的线路基体,其特征在于,所述电阻设于所述陶瓷体的内层所述陶瓷片。
5.如权利要求1所述的线路基体,其特征在于,所述电容包括印刷于一所述陶瓷片上的第一金属层及印刷于另一所述陶瓷片上并与所述第一金属层相间隔的第二金属层,所述第一金属层与所述第二金属层正对设置,并均与所述电气连接线相连通。
6.如权利要求1所述的线路基体,其特征在于,两所述陶瓷片上的所述电气连接线通过开设于所述陶瓷片上的通孔电气连通。
7.如权利要求1所述的线路基体,其特征在于,所述线路基体包括多个所述电阻及多个所述电容。
8.一种霍尔电流传感器,其特征在于,包括电子器件及如权利要求1至7任一项所述的线路基体,所述电子器件至少包括霍尔元件、半导体器件及放大器,所述霍尔元件、所述半导体器件及所述放大器均贴装于所述触点。
9.如权利要求8所述的霍尔电流传感器,其特征在于,所述陶瓷体开设有贯通孔。
10.如权利要求8所述的霍尔电流传感器,其特征在于,所述电阻与所述电子器件分别设于所述陶瓷体的相对两侧。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202220092100.1U CN217404382U (zh) | 2022-01-13 | 2022-01-13 | 线路基体及霍尔电流传感器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202220092100.1U CN217404382U (zh) | 2022-01-13 | 2022-01-13 | 线路基体及霍尔电流传感器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN217404382U true CN217404382U (zh) | 2022-09-09 |
Family
ID=83134206
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202220092100.1U Active CN217404382U (zh) | 2022-01-13 | 2022-01-13 | 线路基体及霍尔电流传感器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN217404382U (zh) |
-
2022
- 2022-01-13 CN CN202220092100.1U patent/CN217404382U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5901046A (en) | Surface mount type package unit and method for manufacturing the same | |
JP2649491B2 (ja) | Smd構造の抵抗器、その製造方法及びこの抵抗器を取り付けたプリント回路板 | |
US20140218883A1 (en) | Electronic module allowing fine tuning after assembly | |
EP1881751B1 (en) | Ceramic multilayer board | |
US8717774B2 (en) | Electronic passive device | |
US8111524B2 (en) | Electronic passive device | |
EP1303171B1 (en) | Electronic circuit unit suitable for miniaturization | |
EP3772223A1 (en) | Wireless earphone | |
US5740010A (en) | Printing and adhering patterned metal on laid-up multi-layer green wafer before firing so as to later form precise integral co-fired conductive traces and pads on top and bottom surfaces of monolithic, buried-substrate, capacitors | |
CN109297621B (zh) | 无线无源lc压力传感器及制造方法 | |
CN217404382U (zh) | 线路基体及霍尔电流传感器 | |
CN103280424B (zh) | 一种高集成度功率厚膜混合集成电路的集成方法 | |
KR101394964B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
US9155198B2 (en) | Electronic module allowing fine tuning after assembly | |
US6011684A (en) | Monolithic integrated multiple electronic components internally interconnected and externally connected by conductive side castellations to the monolith that are of varying width particularly monolithic multiple capacitors | |
US6236558B1 (en) | Multilayer electronic part | |
CN113155348A (zh) | 一种压阻式压力传感器信号处理模块及其集成方法 | |
JP2003086755A (ja) | ハイブリッドモジュール | |
CN221081523U (zh) | 麦克风组件的封装结构及麦克风 | |
JP7473322B2 (ja) | 半導体デバイスパッケージおよびそれを有する音響デバイス | |
JP4859280B2 (ja) | 圧力検出装置用パッケージおよびその製造方法 | |
CN112652619B (zh) | 垫片及其制造方法、封装结构及其制造方法 | |
JPH022318B2 (zh) | ||
JP4582889B2 (ja) | 圧力検出装置用パッケージ | |
JPS5994856A (ja) | 複合回路装置とその実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |