CN112652619B - 垫片及其制造方法、封装结构及其制造方法 - Google Patents

垫片及其制造方法、封装结构及其制造方法 Download PDF

Info

Publication number
CN112652619B
CN112652619B CN202011524223.XA CN202011524223A CN112652619B CN 112652619 B CN112652619 B CN 112652619B CN 202011524223 A CN202011524223 A CN 202011524223A CN 112652619 B CN112652619 B CN 112652619B
Authority
CN
China
Prior art keywords
functional
substrate
gasket
passive element
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011524223.XA
Other languages
English (en)
Other versions
CN112652619A (zh
Inventor
曾心如
陈鹏
王利琴
周厚德
侯春源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202011524223.XA priority Critical patent/CN112652619B/zh
Publication of CN112652619A publication Critical patent/CN112652619A/zh
Application granted granted Critical
Publication of CN112652619B publication Critical patent/CN112652619B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0802—Resistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请提供了一种垫片及其制造方法、封装结构及其制造方法。该垫片包括：底板；至少一个被动元件结构，形成于底板的第一面处，并包括通过平面工艺形成的电路图形，电路图形包括用于与外部电路电连接的至少两个功能端；以及至少两个电极，形成于被动元件结构的功能端，并用于电连接功能端与外部电路。

Description

垫片及其制造方法、封装结构及其制造方法
技术领域
本申请涉及半导体器件领域，更具体的，涉及一种垫片、一种制造垫片的方法，一种封装结构、一种制造封装结构的方法。
背景技术
随着微电子产业的不断发展，半导体器件的集成度越来越高。半导体存储器也由二维发展至三维，例如三维与非型闪存(3D NAND flash)。而闪存也在不断的升级。
目前，在设计存储器的系统级的封装结构时，为了提升存储器的信号完整性和电源完整性，通常会在封装结构内的底板上设置一些被动元件。例如，在底板上设置高精度(例如1％)电阻来校准驱动阻抗和终端电阻，还可以放置电容来改善电源分配网络的轨道噪声。一般会采用表面贴装技术来焊接这些电阻和电容。
在封装结构中设置有芯片、芯片中可能包含多个裸芯(Die)，例如八个、十六个、二十四个、三十二个或更多个。当封装结构中包括多个裸芯时，需要放置多个电阻、电容等被动元件，进而这些被动元件需要占据较大空间。而封装结构内部空间有限，限制了被动元件可使用的空间。
设置较多的被动元件时存在极大的困难，甚至不可实现这样的封装结构。此外通用的被动元件具有塑封和引脚结构，对于封装结构来说是占用了空间的、多余的结构。
发明内容
本申请的实施方式提供了一种垫片，该垫片包括：底板；至少一个被动元件结构，形成于底板的第一面处，并包括通过平面工艺形成的电路图形，电路图形包括用于与外部电路电连接的至少两个功能端；以及至少两个电极，形成于被动元件结构的功能端，并用于电连接功能端与外部电路。
在一个实施方式中，至少一个被动元件结构包括电容结构和电阻结构中的至少之一。
在一个实施方式中，至少一个被动元件结构包括电容结构，电容结构包括沿远离底板的第一面的方向交替堆叠的导电层和绝缘层；述电容结构的每个导电层包括功能子端；一部分导电层的功能子端用于构成至少两个功能端中的第一功能端，另一部分导电层的功能子端用于构成至少两个功能端中的第二功能端。
在一个实施方式中，每个导电层的外周边设置有绝缘框，绝缘框包围导电层的功能子端之外的部分。
在一个实施方式中，绝缘框的材料与电容结构的绝缘层的材料相同。
在一个实施方式中，电容结构的绝缘层的材料是钛酸钡陶瓷。
在一个实施方式中，至少两个电极中包括：第一电极，覆盖电容结构的设置有第一功能端的一侧；以及第二电极，覆盖电容结构的设置有第二功能端的一侧。
在一个实施方式中，第一功能端和第二功能端之间具有1μF至3μF的电容。
在一个实施方式中，至少一个被动元件结构包括电阻结构，电阻结构包括：第一电阻线，第一电阻线的两端分别为第一连接端和至少两个功能端中的第三功能端；阻值调试段，具有相对的第一侧和第二侧，阻值调试段适于被加工以使第一侧和第二侧之间的电阻变大，第一侧与第一连接端电性连接；第二电阻线，第二电阻线的两端分别为第二连接端和至少两个功能端中的第四功能端，第二连接端与第二侧电性连接。
在一个实施方式中，阻值调试段具有由调试端向备用端延展的形态，其中，调试端具有第一侧和第二侧。
在一个实施方式中，电阻结构通过将金属材料印刷或电镀在底板上形成。
在一个实施方式中，金属材料是银浆或铜浆。
在一个实施方式中，第一电阻线、阻值调试段以及第二电阻线分别沿底板的第一面延展。
在一个实施方式中，第一电阻线包括连通段和分别沿底板的第一面延展的至少两个延伸段；至少两个延伸段在在远离底板的方向上被电阻结构的绝缘层间隔；连通段贯穿电阻结构的绝缘层并电连接相邻的两个延伸段。
在一个实施方式中，第三功能端和第四功能端之间具有200Ω至500Ω的电阻。
在一个实施方式中，底板的材料是硅。
在一个实施方式中，电极包括位于被动元件结构的远离底板的一侧的部分。
在一个实施方式中，垫片还包括：绝缘膜，覆盖至少一个被动元件和底板中至少一者的至少一部分表面。
在一个实施方式中，绝缘膜的材料是聚酰亚胺。
本申请的另一方面还提供一种封装结构，其包括：基板：半导体芯片，设置于基板并与基板电连接；以及前述的垫片，被动元件结构通过电极与基板电连接。
在一个实施方式中，封装结构还包括：控制器，设置于基板并与基板电连接。
在一个实施方式中，垫片垫置于基板和半导体芯片之间。
在一个实施方式中，垫片与半导体芯片之间设置有由固化后的流动材料形成的保护膜。保护膜包容垫片上的突出处并具有平整的上表面。
在一个实施方式中，半导体芯片包括与第一导线电连接的焊盘；垫片通过第二导线与焊盘电连接。
在一个实施方式中，电极包括位于被动元件结构的远离底板的一侧的部分。垫片的被动元件结构朝向基板，垫片的底板朝向半导体芯片。
本申请的第三方面还提供一种用于制造垫片的方法，其包括：在底板的第一面形成至少一个被动元件结构，被动元件结构包括通过平面工艺形成的电路图形，电路图形用于与外部电路电连接的至少两个功能端；以及在被动元件结构的每个功能端形成电极，电极用于电连接功能端与外部电路。
在一个实施方式中，形成至少一个被动元件结构的步骤包括：形成电容结构和形成电阻结构中的至少一个。
在一个实施方式中，被动元件结构包含电容结构，其中，在底板的第一面形成至少一个被动元件结构的步骤包括：沿远离底板的第一面的方向，交替地形成导电层和形成绝缘层，以形成预制电容结构；其中，每个导电层包括功能子端，一部分导电层的功能子端用于构成至少两个功能端中的第一功能端，另一部分导电层的功能子端用于构成至少两个功能端中的第二功能端。
在一个实施方式中，形成至少一个被动元件结构的步骤包括：在每个导电层的外周边形成绝缘框，其中，绝缘框包围导电层的功能子端之外的部分。
在一个实施方式中，绝缘层包括钛酸钡陶瓷膜。
在一个实施方式中，形成电极的步骤包括：形成第一电极，第一电极覆盖电容结构的设置有第一功能端的一侧；形成第二电极，第二电极覆盖电容结构的设置有第二功能端的一侧。
在一个实施方式中，形成导电层的步骤包括：将金属材料通过印刷工艺、电镀工艺中的一种形成导电层。
在一个实施方式中，在底板的第一面形成至少一个被动元件结构的步骤还包括：沿远离底板的第一面的方向，交替地形成预制绝缘层和预制导电层，其中，预制绝缘层包括至少两个绝缘层，预制导电层包括至少两个导电层；以及切割预制电容结构，形成至少两个电容结构，并形成每个电容结构的第一功能端和第二功能端。
在一个实施方式中，被动元件结构包含电阻结构，其中，在底板的第一面形成至少一个被动元件结构的步骤包括：在底板的第一面形成预制结构，其中，预制结构包括第一预制电阻线、第二预制电阻线和预制阻值调试段，预制阻值调试段的第一侧与第一预制电阻线电连接，预制阻值调试段的与第一侧相对的第二侧与第二预制电阻线电连接。
在一个实施方式中，在至少两个功能端形成的至少两个电极包括第一电极和第二电极，形成电极的步骤包括：在第一预制电阻线的第三功能端生成第三电极，在第二预制电阻线的第四功能端生成第四电极。
在一个实施方式中，在底板的第一面形成至少一个被动元件结构的步骤还包括：自预制调试端向备用端刻蚀预制阻值调试段，刻蚀的区域的两侧残留有第一残留线和第二残留线；于调试端处截止刻蚀。
在一个实施方式中，成第一预制电阻线的步骤包括：沿远离底板的第一面的方向，交替地形成沿底板的第一面延展的延伸段和形成电阻结构的绝缘层以及贯穿电阻结构的绝缘层的连通段，其中，连通段与延伸段电连接，相邻的两个延伸段在远离底板的方向上被电阻结构的绝缘层间隔。
在一个实施方式中，形成电极的步骤包括：在被动元件结构的远离底板的一侧形成电极的至少一部分。
在一个实施方式中，该方法还包括：在底板和至少一个被动元件中的至少一者的表面形成绝缘膜。
本申请的第四方面提供一种用于制造封装结构的方法，其包括：在基板处设置半导体芯片，电连接半导体芯片与基板；在基板处设置上述的垫片，电连接被动元件结构与基板。其中，垫片用作封装结构的被动元件。
在一个实施方式中，该方法还包括：在基板处设置控制器，电连接控制器与基板。
在一个实施方式中，设置半导体芯片的步骤包括：在垫片的背离基板的一侧设置半导体芯片，以使垫片垫置于基板和半导体芯片之间。
在一个实施方式中，设置垫片的步骤之后还包括：在垫片的远离基板的一侧通过固化流动材料形成保护膜。
在一个实施方式中，半导体芯片包括焊盘；其中，电连接半导体芯片与基板的步骤包括：设置第一导线，第一导线用于电连接半导体芯片与基板；电连接垫片与基板的步骤包括：设置第二导线，第二导线用于电连接垫片与焊盘。
在一个实施方式中，设置垫片的步骤包括：以垫片的被动元件结构朝向基板、垫片的底板朝向半导体芯片的方式设置垫片。
本申请的实施方式提供的垫片，通过在底板上成型被动元件结构并进而成型电极，能够被批量制作且体积较小，适用于封装结构之中。该垫片可起到垫片本身作用(即支撑裸芯)，并且该垫片还可提供被动元件的功能，从而减少封装结构中另加的被动元件的数量。这样，可以节省封装结构内部的空间。该垫片在厚度方向上适于承重且具有被动元件性能，能够电耦合至电路中以应用被动元件功能。因此能够进一步减少使用该垫片的封装结构中的器件。而且该垫片的精度较高。此外，设置电极能够在保持该垫片的机械性能的同时，更好地体现该垫片的电学性能。使用该垫片的封装结构体积更小、性能更好。
附图说明
通过阅读参照以下附图所作的对非限制性实施方式所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
图1为示意性地示出根据本申请实施方式的垫片的俯视图；
图2为示意性地示出根据本申请实施方式的垫片的主视图；
图3为示出了根据本申请实施方式的电容结构的示意性结构图；
图4为示出了根据本申请实施方式的电阻结构的示意性结构图；
图5为示出了根据本申请实施方式的另一种电阻结构的示意性结构图；
图6示出了根据本申请实施方式的一种封装结构的示意性结构；
图7是从图6中A-A处获取的剖视图；
图8为示出了根据本申请另一实施方式的封装结构的示意性结构图；
图9为示出了根据本申请另一实施方式的封装结构的示意性结构图；
图10为示出了根据本申请另一实施方式的封装结构的示意性结构图；
图11为示出了图10中的封装结构的俯视图；
图12为示出了根据本申请实施方式的制造垫片的方法的工艺流程图；
图13至15为示出了根据本申请实施方式的制造垫片的方法的一种工艺示意图；
图16为示出了一种根据本申请实施方式的制造垫片的方法的工艺流程图；
图17至22为示出了根据本申请实施方式的制造垫片的方法的一种工艺示意图；
图23为示出了根据本申请实施方式的预制结构的示意性图形；
图24为示出了根据本申请实施方式的制造垫片的方法的一种工艺流程图；以及
图25为根据本申请实施方式的制造封装结构的方法的一种工艺流程图。
具体实施方式
为了更好地理解本申请，将参考附图对本申请的各个方面做出更详细的说明。应理解，这些详细说明只是对本申请的示例性实施方式的描述，而非以任何方式限制本申请的范围。在说明书全文中，相同的附图标号指代相同的元件。表述“和/或”包括相关联的所列项目中的一个或多个的任何和全部组合。
应注意，在本说明书中，第一、第二、第三等的表述仅用于将一个特征与另一个特征区分开来，而不表示对特征的任何限制。因此，在不背离本申请的教导的情况下，下文中讨论的第一电极也可被称作第二电极。反之亦然。
在附图中，为了便于说明，已稍微调整了部件的厚度、尺寸和形状。附图仅为示例而并非严格按比例绘制。例如，导电层的厚度和绝缘层的厚度并非按照实际生产中的比例。如在本文中使用的，用语“大致”、“大约”以及类似的用语用作表近似的用语，而不用作表程度的用语，并且旨在说明将由本领域普通技术人员认识到的、测量值或计算值中的固有偏差。
还应理解的是，用语“包括”、“包括有”、“具有”、“包含”和/或“包含有”，当在本说明书中使用时表示存在所陈述的特征、元件和/或部件，但不排除存在或附加有一个或多个其它特征、元件、部件和/或它们的组合。此外，当诸如“...中的至少一个”的表述出现在所列特征的列表之后时，修饰整个所列特征，而不是修饰列表中的单独元件。此外，当描述本申请的实施方式时，使用“可”表示“本申请的一个或多个实施方式”。并且，用语“示例性的”旨在指代示例或举例说明。
除非另外限定，否则本文中使用的所有措辞(包括工程术语和科技术语)均具有与本申请所属领域普通技术人员的通常理解相同的含义。还应理解的是，除非本申请中有明确的说明，否则在常用词典中定义的词语应被解释为具有与它们在相关技术的上下文中的含义一致的含义，而不应以理想化或过于形式化的意义解释。
需要说明的是，在不冲突的情况下，本申请中的实施方式及实施方式中的特征可以相互组合。另外，除非明确限定或与上下文相矛盾，否则本申请所记载的方法中包含的具体步骤不必限于所记载的顺序，而可以任意顺序执行或并行地执行。下面将参考附图并结合实施方式来详细说明本申请。
如图1和图2所示为根据本申请一个实施方式的垫片50可包括底板51、至少一个被动元件结构52、54和电极531～534。示例性地，底板51的材料是硅。
图1中的垫片50包括四个形成于顶面的被动元件结构，其中包括第一被动元件结构52和第二被动元件结构54。被动元件结构包括基于平面工艺形成的电路图形。平面工艺是指用于在例如半导体材料的底板上制备平面型电子元件或图形的制造工艺的集合，例如氧化、外延生长、印刷、电镀、蒸发、溅射、光刻、刻蚀、扩散或离子注入等工艺的集合。平面工艺所制备的元件或图形位于底板表面附近处，从而整个被动元件结构可基本保持平坦(可存在一些台阶)。本申请利用平面工艺所制备的被动元件结构包括电路图形，例如电阻线图形、电容极板图形及绝缘介电层图形等，使得被动元件结构在耦合至电路后可在电路中实现电阻或电容等功能。
如图所示，第一被动元件结构52的第一功能端处设置有第一电极531，第二功能端处设置有第二电极532。
示例性地，第一被动元件结构52是电容结构，第一被动元件结构52的第一功能端和第二功能端之间具有电容。第二被动元件结构54是电阻结构，第二被动元件结构的第一功能端和第二功能端之间具有电阻。当然在一些实施方式中，垫片50可以只包括电容结构，或者至包括电阻结构。
当第一被动元件结构52通过第一电极531和第二电极532电耦合至电路中时，垫片50可在电路中体现第一被动元件结构所具有的电容性能。当第二被动元件结构通过第三电极533和第四电极534电耦合至电路中时，垫片50可在电路中体现第二被动元件结构所具有的电阻性能。在图2中，从垫片50的顶面突出的部分即为第一电极531。垫片50可用于在图示竖直方向上承载外部器件。
图3示出了根据本申请一个实施方式的、具有电容结构的第一被动元件结构52的示意性结构。如图3所示，图3中的上方为远离底板51的方向。电容结构52包括由下向上交替堆叠的导电层和绝缘层。可以先设置绝缘层，再设置导电层，最上层也设置为绝缘层。
具体地，至少设置有两个导电层。参考图3，电容结构52包括依次设置的第一导电层521A，第一绝缘层522A和第二导电层521B。第一导电层521A和第二导电层521B在竖直方向上相对设置，二者包括电容极板图形。在电容结构52在横向上的相对的两侧设置有第一电极531和第二电极532。
第一导电层521A包括第一功能子端5211。第一功能子端5211与该侧的第一电极531电连接。第二导电层521B包括第二功能子端(未示出)，第二导电层521B的功能子端与位于另一侧的第二电极532电连接。
在示例性实施方式中，绝缘框的材料与电容结构52的绝缘层的材料相同。示例性地，电容结构52的绝缘层的材料是钛酸钡陶瓷。通过设置钛酸钡陶瓷材料的绝缘层，可以使电容结构52的两个功能端之间的电容达到微级，而不仅仅是纳级或皮级(pico，p)。
以钛酸钡陶瓷材料的绝缘层为例，相对绝缘介电常数可为1700，绝缘层厚度可设置为15nm。当只有一对导电层、且两个导电层的正相对的面积为1mm×1mm时，第一功能端与第二功能端之间的电容C为：
C＝1×1700×8.86×10-12×(1×10-3×1×10-3)/(15×10-9)≈1(uF)
进一步地，电容结构52的第一功能端和第二功能端之间具有1μF至3μF以内的电容。
示例性地，电容结构还包括在第二导电层521B上的第二绝缘层522B和第三导电层521C。第三导电层521C包括第三功能子端5212。第三功能子端5212也与第一电极531电连接。
对于电容结构52而言，其具有第一功能端和第二功能端。当电容结构52通过第一电极531和第二电极532耦合到电路中时，第一功能端和第二功能端之间具有电容。
电容结构52包括多个导电层，每个导电层包括功能子端。一部分功能子端与第一电极531电连接，另一部分功能子端与第二电极532电连接。因此从功能上一部分导电层的功能子端用于构成两个功能端中的第一功能端，另一部分导电层的功能子端用于构成两个功能端中的第二功能端。
在示例性实施方式中，每个导电层的外周边设置有绝缘框。例如第一导电层521A的外周边设置有第一绝缘框523A。第一绝缘框包围了第一导电层521A除了第一功能子端5211的部分。例如第二导电层521B包括第二绝缘框，第二绝缘框包围了第二导电层521B的第二功能子端之外的部分，并且用于将第二导电层521B和第一电极531隔离。
示例性地，在电容结构52具有的交替堆叠的方向的横截面内，第一功能端和第二功能端相对设置。相对设置的两个功能端距离较远，使得相互干扰少，电容结构52的性能更好。
进一步地，第一电极531覆盖电容结构52的设置有第一功能端的一侧；第二电极532覆盖电容结构52的设置有第二功能端的一侧。将电极设置为完全覆盖的方式，可以保证完好地电连接各个功能子端。
在示例性实施方式中，第一电极531包括位于电容结构52的远离底板51的一侧的部分，即第一接触部5311。第二电极532包括位于电容结构52的原理底板51的一侧的部分，即第二接触部5321。第一接触部5311和第二接触部5321可用于正装或反装时与外部电路连接，而且可以用于提供较大的支撑面。
图4示出了根据本申请一个实施方式的、具有电阻结构的第一被动元件结构52的示意性结构。如图4所示，垫片50的至少一个被动元件结构中包括电阻结构54。
电阻结构54包括：第一电阻线541、阻值调试段543和第二电阻线542。三者依次电连接。
第一电阻线541包括第一连接端5412和第三功能端5411。第二电阻线542包括第二连接端5422和第四功能端5421。第一连接端5412和第二连接端5422电连接在阻值调试段543的两侧。参考图12，第一连接端5412和第二连接端5422电连接在阻值调试段543的调试端5431的图示的上下两侧。第一功能端5411和第二功能端5421分别第三电极533和第四电极534电连接。电阻结构54包括电路图形，具体地包括在第一功能端5411和第二功能端5421之间具有电阻的电阻图形。
示例性地，图4中第一功能端5411左侧的一段可以未起到电阻作用。第一功能端5411和第二功能端5421并不特指电阻图形在结构上的两端(也可恰好是结构上的两端)，而是用于与外部电路电连接的两个功能端。
阻值调试段543适于被加工以使第一功能端5411和第二功能端5421之间的电阻变大。通常而言，阻值调试段543是制造阶段时预留的加工余量，加工后在电阻结构54中所剩余的部分。
在示例性实施方式中，阻值调试段543具有由调试端5431向备用端5432延展的形态。
在示例性实施方式中，电阻结构54通过将银浆或铜浆等金属材料印刷或电镀在底板51上形成。
示例性地，第一电阻线541、阻值调试段543以及第二电阻线542分别沿底板51的第一面延展。
在示例性实施方式中，第三电极33和第四电极534都包括位于电阻结构54的远离底板51的一侧的部分。
参考图13，在示例性实施方式中，第一电阻线541包括连通段(未示出)和分别沿底板51的第一面延展的至少两个延伸段。例如第一电阻线541包括在厚度方向上叠置的第一延伸段5401和第二延伸段5402。这两个延伸段之间设置有电阻结构54的绝缘层544。电阻结构54的绝缘层544将第一延伸段5401和第二延伸段5402在垂直于底板51的第一面的方向上(通常即底板1的厚度方向)间隔开。而连通段贯穿电阻结构54的绝缘层544并电连接相邻的这两个延伸段。
示例性地，通过印刷银浆形成电阻结构54。一般银浆的电阻率为4×10-4Ω·cm，当电阻结构54的高度(各段高度相同)是10um，宽1mm，阻值目标400Ω，则电阻结构54的两个功能端之间的长度L是：
L＝400×(0.1×10-6)/(4×10-4)＝4(mm)。
示例性地，第三功能端5411和第四功能端5412之间具有200Ω至500Ω以内的电阻。
参考图13，垫片50还包括绝缘膜55。绝缘膜55覆盖电阻结构54和底板51中至少一者的至少一部分表面。示例性地，绝缘膜55的材料是聚酰亚胺(Polyimide)。
根据本申请实施方式提供的垫片50集成度较高，体积较小。该垫片50具有被动元件性能，能够电耦合至电路中以应用被动元件功能。并且该垫片50在厚度方向上适于承重，可以进一步减少占用的安装空间。垫片50中被动元件结构的数量、排列方式、具体地性能可以灵活地设置，适应性广。
图6根据本申请实施方式的、包括上述图1-图5所示的垫片的封装结构1的示意图。如图所示，封装结构1可包括基板10、闪存芯片20和至少一个垫片50。闪存芯片20和至少一个垫片50可以设置在基板10上的不同位置并分别与基板10电连接。本实施方式以闪存芯片20为例，也可以设置其类型的半导体芯片。
闪存芯片20、控制器30和作为被动元件的垫片50设置在基板10的不同区域处，分别与基板10电性连接。闪存芯片20可例如是与非型闪存芯片，具体地，闪存芯片20中可包含多个裸芯，例如八个、十六个、二十四个、三十二个或更多个裸芯。闪存芯片20通过第一导线201与基板10电性连接。第一导线201可包括多根第一子导线，每个裸芯通过对应的第一子导线与基板10电性连接。
示例性地，封装结构1还可包括控制器30。控制器30设置于基板10并与基板10电连接。通常而言，封装结构1中的元件都设置在封装结构1的同一侧。
本实施方式提供的封装结构1中，垫片50占用的空间小。进而为基板10上节省出了较多的空间，或者可以缩小封装结构1的尺寸。并且垫片50的生产比较容易、用料较少，可获得2％至5％的成本削减。
此外，闪存芯片20还可通过导线与基板10电连接。基板10上可印刷有电路图案。
示例性地，垫片50的底板51朝向基板10，电极远离基板10。垫片50通过导线与基板10电连接。此外，作为一种选择，垫片50的电极还可朝向基板10，底板51远离基板10，如图6至图7所示。在图6至图7所示的实施方式中，基板10上还可设置有触点101。也可以是垫片50上的电极被配置为凸出于其他结构、以与基板10接触。倒装的方式可以进一步减少贴装次数，提升封装结构1内部的空间，并且可以降低成本。
可选地，垫片50还可设置于闪存芯片20与基板10之间，闪存芯片20并通过垫片50与基板10间隔开，如图8所示。通过将闪存芯片20设置在垫片50的上方，并且使闪存芯片20和垫片50的设置区域重合，可以进一步扩大封装结构1内的可用空间，或者减小封装结构1的尺寸。
闪存芯片20可通过第一导线201与基板10电连接。垫片50可通过第二导线501与基板10电连接。图6中的垫片50可认为是正装于基板10。可选地，垫片50还可以倒装。
在根据图9所示的实施方式中，闪存芯片20还可设置于垫片50的远离基板10的一侧，包括焊盘202。第一导线201用于电连接闪存芯片20的焊盘202和基板10。垫片50通过第二导线501与闪存芯片20的焊盘202电连接。由于垫片50具有被动元件功能，其通过导线连接的方式与基板10电连接，可用于提升信号完整性和电源完整性等。将第二导线501接到闪存芯片20的焊盘202后，垫片50在电路结构中距离闪存芯片20更近，这样设置可以最大化地减少寄生效应。
图10和图11所示为根据本申请另一个实施方式的封装结构1’。如图所示，该实施方式的封装结构1’可包括基板10、多个闪存芯片20、控制器30、垫片50和保护膜(flow-over-wire，FOW)40。
如图所示，多个垫片50设置于基板10的上侧，控制器30设置在多个垫片50之间的间隔中。第一闪存芯片20设置在垫片50的上侧，第一闪存芯片20上侧还设置有多个闪存芯片，例如第二闪存芯片21。封装结构1’具有较高的集成度。基板10上可设置有各种电子元件、控制器30等。通过设置多个垫片50，在基板10的上侧形成了较高位置处的支撑面。闪存芯片20～21设置在垫片50所形成的支撑面上，一方面可以避免与基板10上的各种器件接触，另一方面可以具有较小的变形。垫片50除了可以支撑闪存芯片20～21，还可以用作电路中的被动元件，提升封装结构1’的电路性能，包括提升信号完整性以及提升电源完整性。
闪存芯片20～21可通过导线与基板10电连接。例如第二闪存芯片21通过第一导线201与基板10电连接。
基板10的下侧设置有触点101。基板10的上侧设置有垫片50和控制器30。垫片50可采用正装的方式，通过第二导线501与基板10电连接。垫片50的厚度可大于控制器30的厚度。
保护膜40设置于垫片50的上侧，用于保护第一导线501，并提供一个较平坦的上表面。保护膜40包括固化的流动材料。流动材料固化前，用于贴合地包容垫片50上的突出处，进而在固化后保护垫片50上的突出处并提供平坦的支撑面。第一闪存芯片20设置在保护膜40的上侧，第一闪存芯片20上侧还堆叠有闪存芯片，例如通过第一导线201与基板10电连接的第二闪存芯片21。
本实施方式提供的封装结构1，在内部空间受限的情况下，依然能够集成足够的被动元件。垫片50节省掉了通用被动元件的塑封和引脚结构等，占用空间小。并且垫片50能够较好地保证堆叠的闪存芯片的结构强度，相比于对比例二，取代了硅垫片的作用。而且垫片50的被动元件性能较好。进一步提升了封装结构1的性能。
在示例性实施方式中，参考实施方式一提供的垫片50，垫片50的被动元件结构朝向基板10，垫片50的底板51背向基板10。
参考图12，本申请提供一种用于制造垫片的方法1000，该方法1000包括：
S1010，在底板的第一面形成至少一个被动元件结构。被动元件结构包括通过平面工艺形成的电路图形，电路图形包括用于与外部电路电连接的至少两个功能端。
S1020，在被动元件结构的每个功能端形成电极。电极用于电连接功能端与外部电路。
示例性地，步骤S1010包括：形成电容结构和形成电阻结构中的至少一个。
示例性地，参考图13至15，形成电容结构的步骤包括：
沿远离底板51的上端面的方向，交替地形成预制导电层和形成预制绝缘层。其中预制绝缘层的图案包含待形成的绝缘层522的图案，且每层预制绝缘层中包含至少两个绝缘层522。且每一层预制导电层中待形成的导电层521的数量也是至少两个。并且导电层521和绝缘层522一一对应。交替堆叠的预制导电层和预制绝缘层形成位于底板51上的预制电容结构。具体可如图13所示。
在每个导电层521的外周边形成绝缘框。其中，绝缘框包围导电层521的功能子端之外的部分。
示例性地，形成绝缘框的步骤和形成绝缘层522的步骤基于相同的材料。具体地，通过敷设高介电常数的材料例如钛酸钡陶瓷来形成绝缘层522和绝缘框。示例性地，绝缘层522可包括：钛酸钡陶瓷膜。
示例性地，形成导电层的步骤包括：将金属材料通过印刷工艺、电镀工艺中的一种形成导电层。
形成电容结构还包括：切割预制电容结构，以形成至少两个电容结构52。并形成在交替堆叠的方向的横截面内相对设置的第一功能端和第二功能端。具体可形成如图14所示的两个电容结构52。
第一功能端可以是包括第一功能子端5211在内的多个功能子端构成的。每个导电层521包括功能子端，一部分导电层521的功能子端用于构成至少两个功能端中的第一功能端，另一部分导电层521的功能子端用于构成至少两个功能端中的第二功能端。
形成电极的步骤包括：通过例如电镀的工艺形成第一电极531。第一电极531覆盖电容结构54的设置有第一功能端的一侧。形成第二电极532，第二电极532覆盖电容结构54的设置有第二功能端的一侧。第一电极531和第二电极532可如图15所示。
图16至图22示出了根据本申请实施方式的一种制造垫片50的方法2000。
如图16所示，方法2000中包括形成电阻结构的步骤，该步骤包括：
S2011，在底板51的第一面形成预制结构。具体地，可以通过印刷铜浆或银浆图案，并低温烧结图案来固化出预制结构。银或铜的电阻率温度系数一般不大于0.004/℃，明显优于半导体电阻的0.03/℃。而锰铜类材料主要用于制成标准电阻。形成的预制结构如图17所示。图18示出了图17的俯视图。如图18所示，该预制结构包括第一预制电阻线5041、第二预制电阻线5042和预制阻值调试段5043，预制阻值调试段5043的第一侧与第一预制电阻线5041电连接，预制阻值调试段5043的与第一侧相对的第二侧与第二预制电阻线5042电连接。
方法2000还包括：S2012，在底板51和预制结构中的至少一者的表面形成绝缘膜55。其中，绝缘膜55被设置有对应预制结构的通孔。绝缘膜55如图19所示。
方法2000还包括：
S2013，在第一预制电阻线5041的第三功能端生成第三电极533，在第二预制电阻线5042的第四功能端生成第四电极534。具体地可通过掩膜或电镀的方式形成电极。第三电极533和第四电极534如图20所示。
示例性地，形成电极的步骤包括：在被动元件结构的远离底板的一侧形成电极的至少一部分。
方法2000还包括：
S2014，自预制调试端5431A向备用端5432刻蚀预制阻值调试段5043。
S2015，于调试端5431处截止刻蚀。刻蚀前后的预制阻值调试段5043的形态可如图21和图22所示。
具体地，可采用激光修补的方式刻蚀预制阻值调试段5043。
参考图23，示例性地，另一种预制阻值调试段5043具有由预制调试端5431A向备用端5432延展的形态。预制调试端5431A的上侧与第二预制电阻线5042电连接，预制调试端5431A的下侧与第一预制电阻线5041电连接。刻蚀该预制阻值调试段5043时，刻蚀的区域的两侧可残留有第一残留线和第二残留线，进而可形成例如图4的电阻结构。
在一种示例性实施方式中，一种制造垫片的方法，可用于形成如图5所示的电阻结构。其中，形成第一预制电阻线的步骤包括：
在底板处形成凹槽。
交替形成沿底板的第一面延展的、在凹槽中的延伸段，和形成电阻结构的绝缘层以及贯穿电阻结构的绝缘层的连通段，其中连通段与延伸段电连接。相邻的两个延伸段在远离底板的方向上被电阻结构的绝缘层间隔。通过先在底板形成凹槽，可以使最后的得到的被动元件结构的顶面与底板的顶面相差较小，继而使得垫片的顶面比较平整。并可通过凹槽的槽深来调节不同的被动元件结构之间的高度差。
参考图24，一种制造垫片的方法3000，包括：
S3011，在底板的第一面，沿背离底板方向交替地印刷导电层和绝缘层，形成预制被动元件结构，其中导电层的数量至少是两个。
S3012，切割预制被动元件结构形成至少一个孤立的被动元件结构。
S3013，在被动元件结构的功能端处电镀生成出电极。
可以在底板上制造多个被动元件结构，继而根据需要将底板分割为至少两块，每块上包括不同种类、组合的被动元件。
如图25所示，本申请提供一种用于制造封装结构的方法4000，该方法4000包括：
S4010，在基板处设置半导体芯片，电连接半导体芯片与基板。其中，半导体芯片可以是例如闪存芯片。
S4020，在基板处设置前述垫片或前述方法所制造的垫片，电连接垫片与基板。具体地，通过电极电连接被动元件结构和基板。进而垫片用作封装结构的被动元件。
在现有技术制造封装结构时，被动元件组中被动元件较多。而且在整个封装工艺中，被动元件组需要在最前道通过表面贴装技术来安装到基板处。而这步工序增加了整个生产过程在精益生产要求下的循环时间。
本申请提供的制造封装结构的方法，采用垫片50后，可以免去里SMT工艺贴装被动元件的工序，进而降低生产循环时间。并且该方法还可以避免成品率损失，还降低了可靠性面临的风险(短路、断路等)。
示例性地，方法4000还包括：在基板处设置控制器，电连接控制器与基板。
示例性地，设置半导体芯片的步骤包括：在垫片的背离底板的一侧设置半导体芯片。通过将垫片垫置于半导体芯片与基板之间，可将半导体芯片与基板间隔开。
示例性地，设置垫片的步骤之后还包括：在垫片的远离底板的一侧通过固化流动材料形成保护膜。
示例性地，半导体芯片包括焊盘。电连接半导体芯片与基板的步骤包括：设置第一导线，第一导线用于电连接半导体芯片与基板。
电连接垫片与基板的步骤包括：设置第二导线，第二导线用于电连接垫片与焊盘。
示例性地，设置垫片的步骤包括：以垫片的被动元件结构朝向基板、垫片的底板背向基板的方式设置垫片。进一步地，贴合垫片的电极与基板的电路。
以上描述仅为本申请的较佳实施方式以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的保护范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述技术构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (27)

1.一种垫片，其特征在于，包括：
底板；
至少一个被动元件结构，形成于所述底板的第一面处，并包括通过平面工艺形成的电路图形，所述电路图形包括用于与外部电路电连接的至少两个功能端；以及
至少两个电极，形成于所述被动元件结构的所述功能端，并用于电连接所述功能端与所述外部电路；
其中，所述至少一个被动元件结构包括电容结构和电阻结构；
所述电容结构包括沿远离所述底板的所述第一面的方向交替堆叠的导电层和绝缘层；
所述电容结构的每个所述导电层包括功能子端；
一部分所述导电层的功能子端用于构成所述至少两个功能端中的第一功能端，另一部分所述导电层的功能子端用于构成所述至少两个功能端中的第二功能端；
所述电阻结构包括：
第一电阻线，所述第一电阻线的两端分别为第一连接端和所述至少两个功能端中的第三功能端；
阻值调试段，具有相对的第一侧和第二侧，所述阻值调试段适于被加工以使所述第一侧和所述第二侧之间的电阻变大，所述第一侧与所述第一连接端电性连接；以及
第二电阻线，所述第二电阻线的两端分别为第二连接端和所述至少两个功能端中的第四功能端，所述第二连接端与所述第二侧电性连接。
2.根据权利要求1所述的垫片，其中，每个所述导电层的外周边设置有绝缘框，所述绝缘框包围所述导电层的所述功能子端之外的部分。
3.根据权利要求1或2所述的垫片，其中，所述电容结构的绝缘层的材料是钛酸钡陶瓷。
4.根据权利要求1所述的垫片，其中，所述第一功能端和所述第二功能端之间具有1μF至3μF的电容。
5.根据权利要求1所述的垫片，其中，所述阻值调试段具有由调试端向备用端延展的形态，其中，所述调试端具有所述第一侧和所述第二侧。
6.根据权利要求1所述的垫片，其中，所述电阻结构通过将金属材料印刷或电镀在所述底板上形成。
7.根据权利要求1所述的垫片，其中，所述第一电阻线、所述阻值调试段以及所述第二电阻线分别沿所述底板的所述第一面延展。
8.根据权利要求1所述的垫片，其中，所述第一电阻线包括连通段和分别沿所述底板的所述第一面延展的至少两个延伸段；
所述至少两个延伸段在远离所述底板的方向上被所述电阻结构的绝缘层间隔；
所述连通段贯穿所述电阻结构的绝缘层并电连接相邻的两个所述延伸段。
9.根据权利要求1所述的垫片，其中，所述第三功能端和所述第四功能端之间具有200Ω至500Ω的电阻。
10.根据权利要求1所述的垫片，其中，所述电极包括位于所述被动元件结构的远离所述底板的一侧的部分。
11.根据权利要求1所述的垫片，其中，所述垫片还包括：绝缘膜，覆盖所述至少一个被动元件和所述底板中至少一者的至少一部分表面。
12.一种封装结构，其特征在于，包括：
基板：
半导体芯片，设置于所述基板并与所述基板电连接；以及
如权利要求1至11中任一项所述的垫片，所述被动元件结构通过所述电极与所述基板电连接。
13.根据权利要求12所述的封装结构，其中，所述封装结构还包括：控制器，设置于所述基板并与所述基板电连接。
14.根据权利要求12所述的封装结构，其中，所述垫片垫置于所述基板和所述半导体芯片之间底板基板。
15.根据权利要求14所述的封装结构，其中，所述垫片与所述半导体芯片之间设置有由固化后的流动材料形成的保护膜。
16.根据权利要求12至15中任一项所述的封装结构，其中，所述半导体芯片包括与第一导线电连接的焊盘；
所述垫片通过第二导线与所述焊盘电连接。
17.根据权利要求12至14中任一项所述的封装结构，其中，
所述垫片的被动元件结构朝向所述基板，所述垫片的底板朝向所述半导体芯片。
18.一种用于制造垫片的方法，其特征在于，包括：
在底板的第一面形成至少一个被动元件结构，所述被动元件结构包括通过平面工艺形成的电路图形，所述电路图形包括用于与外部电路电连接的至少两个功能端；以及
在所述被动元件结构的每个所述功能端形成电极，所述电极用于电连接所述功能端与所述外部电路；
所述被动元件结构包含电阻结构和电容结构；
其中，所述在底板的第一面形成至少一个被动元件结构的步骤包括：
在底板的第一面形成预制结构，其中，所述预制结构包括第一预制电阻线、第二预制电阻线和预制阻值调试段，所述预制阻值调试段的第一侧与所述第一预制电阻线电连接，所述预制阻值调试段的与所述第一侧相对的第二侧与所述第二预制电阻线电连接；
其中，所述在底板的第一面形成至少一个被动元件结构的步骤包括：
沿远离所述底板的所述第一面的方向，交替地形成导电层和形成绝缘层，以形成预制电容结构；
其中，每个所述导电层包括功能子端，一部分所述导电层的功能子端用于构成所述至少两个功能端中的第一功能端，另一部分所述导电层的功能子端用于构成所述至少两个功能端中的第二功能端。
19.根据权利要求18所述的方法，其中，所述形成导电层的步骤包括：将金属材料通过印刷工艺、电镀工艺中的一种形成所述导电层。
20.根据权利要求18所述的方法，其中，所述在底板的第一面形成至少一个被动元件结构的步骤还包括：
自预制调试端向备用端刻蚀所述预制阻值调试段，所述刻蚀的区域的两侧残留有第一残留线和第二残留线；
于调试端处截止所述刻蚀。
21.根据权利要求18所述的方法，其中，所述形成第一预制电阻线的步骤包括：
沿远离所述底板的所述第一面的方向，交替地形成沿所述底板的所述第一面延展的延伸段和形成所述电阻结构的绝缘层以及贯穿所述电阻结构的绝缘层的连通段，其中，所述连通段与所述延伸段电连接，相邻的两个所述延伸段在远离所述底板的方向上被所述电阻结构的绝缘层间隔。
22.根据权利要求18所述的方法，其中，所述方法还包括：
在所述底板和所述至少一个被动元件中的至少一者的表面形成绝缘膜。
23.一种用于制造封装结构的方法，其特征在于，包括：
在基板处设置半导体芯片，电连接所述半导体芯片与所述基板；
在所述基板处设置如权利要求1至11中任一项所述的垫片，通过所述电极电连接所述被动元件结构与所述基板。
24.根据权利要求23所述的方法，其中，所述设置半导体芯片的步骤包括：
在所述垫片的背离所述基板的一侧设置所述半导体芯片，以使所述垫片垫置于所述基板和所述半导体芯片之间。
25.根据权利要求23所述的方法，其中，所述设置垫片的步骤之后还包括：
在所述垫片的远离所述基板的一侧通过固化流动材料形成保护膜。
26.根据权利要求23至25中任一项所述的方法，其中，所述半导体芯片包括焊盘；
其中，所述电连接所述半导体芯片与所述基板的步骤包括：
设置第一导线，所述第一导线用于电连接所述半导体芯片与所述基板；
所述电连接所述垫片与所述基板的步骤包括：
设置第二导线，所述第二导线用于电连接所述垫片与所述焊盘。
27.根据权利要求23至25中任一项所述的方法，其中，所述设置垫片的步骤包括：
以所述垫片的被动元件结构朝向所述基板、所述垫片的底板朝向所述半导体芯片的方式设置所述垫片。
CN202011524223.XA 2020-12-22 2020-12-22 垫片及其制造方法、封装结构及其制造方法 Active CN112652619B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011524223.XA CN112652619B (zh) 2020-12-22 2020-12-22 垫片及其制造方法、封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011524223.XA CN112652619B (zh) 2020-12-22 2020-12-22 垫片及其制造方法、封装结构及其制造方法

Publications (2)

Publication Number Publication Date
CN112652619A CN112652619A (zh) 2021-04-13
CN112652619B true CN112652619B (zh) 2022-08-09

Family

ID=75358806

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011524223.XA Active CN112652619B (zh) 2020-12-22 2020-12-22 垫片及其制造方法、封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN112652619B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6411494B1 (en) * 2000-04-06 2002-06-25 Gennum Corporation Distributed capacitor
CN101097899A (zh) * 2006-06-29 2008-01-02 海力士半导体有限公司 具有嵌入式无源元件的半导体封装及其制造方法
CN101681880A (zh) * 2007-06-27 2010-03-24 三美电机株式会社 半导体装置
CN101937748A (zh) * 2010-07-23 2011-01-05 日月光半导体制造股份有限公司 电阻器模块及其制造方法
CN103915394A (zh) * 2012-12-31 2014-07-09 佳邦科技股份有限公司 半导体封装结构及其制作方法
CN107275312A (zh) * 2016-04-06 2017-10-20 三星电子株式会社 无源元件封装件和包括该无源元件封装件的半导体模块
CN109103170A (zh) * 2017-06-20 2018-12-28 台湾积体电路制造股份有限公司 半导体元件及其制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7030460B2 (en) * 2002-07-11 2006-04-18 Intel Corporation Selectable capacitance apparatus and methods
CN101086910A (zh) * 2007-07-09 2007-12-12 苏州和普激光设备开发有限公司 边沿推进式电阻修刻方法
KR20120110451A (ko) * 2011-03-29 2012-10-10 삼성전자주식회사 반도체 패키지
KR101909200B1 (ko) * 2011-09-06 2018-10-17 삼성전자 주식회사 수동소자가 형성된 지지 부재를 포함하는 반도체 패키지
KR102299673B1 (ko) * 2014-08-11 2021-09-10 삼성전자주식회사 반도체 패키지

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6411494B1 (en) * 2000-04-06 2002-06-25 Gennum Corporation Distributed capacitor
CN101097899A (zh) * 2006-06-29 2008-01-02 海力士半导体有限公司 具有嵌入式无源元件的半导体封装及其制造方法
CN101681880A (zh) * 2007-06-27 2010-03-24 三美电机株式会社 半导体装置
CN101937748A (zh) * 2010-07-23 2011-01-05 日月光半导体制造股份有限公司 电阻器模块及其制造方法
CN103915394A (zh) * 2012-12-31 2014-07-09 佳邦科技股份有限公司 半导体封装结构及其制作方法
CN107275312A (zh) * 2016-04-06 2017-10-20 三星电子株式会社 无源元件封装件和包括该无源元件封装件的半导体模块
CN109103170A (zh) * 2017-06-20 2018-12-28 台湾积体电路制造股份有限公司 半导体元件及其制作方法

Also Published As

Publication number Publication date
CN112652619A (zh) 2021-04-13

Similar Documents

Publication Publication Date Title
US6262878B1 (en) Chip capacitor
TWI264744B (en) Solid electrolytic capacitor, transmission-line device, method of producing the same, and composite electronic component using the same
EP0042987B1 (en) Electronic circuit chip carrier
US7532453B2 (en) Built-in capacitor type wiring board and method for manufacturing the same
KR970005707B1 (ko) 다층 배선 기판, 이 기판을 이용한 반도체 장치 및 다층 배선 기판의 제조방법
US11342126B2 (en) Electrical component and a method for producing an electrical component
US7233480B2 (en) Capacitor and method for manufacturing the same
US20020085334A1 (en) Multiple tier array capacitor and methods of fabrication therefor
EP1965615A1 (en) Module having built-in component and method for fabricating such module
EP1538640B1 (en) Capacitor and method for manufacturing the same
JPS6348172B2 (zh)
US11756989B2 (en) Capacitor integrated structure
US7911318B2 (en) Circuit boards with embedded resistors
US20020026978A1 (en) Multilayer ceramic substrate and manufacturing method therefor
CN112652619B (zh) 垫片及其制造方法、封装结构及其制造方法
CN111755251B (zh) 电容器阵列以及复合电子部件
KR100748238B1 (ko) 무수축 세라믹 기판 및 그 제조방법
US11854742B2 (en) Capacitor intergated structure.capacitor unit and manufacturing process thereof
CN110323061B (zh) 具有多种烧制模式的三维模组
US20230266363A1 (en) Circuit board and probe card
JP4558004B2 (ja) 電子部品、シールドカバー、多数個取り用母基板、配線基板及び電子機器
JP3833769B2 (ja) チップ型複合電子部品
US20090237868A1 (en) Capacitor device
KR20230120391A (ko) 층간 더미부를 구비하는 다층 세라믹 기판 및 그의 제조 방법
CN114641840A (zh) 陶瓷微电子装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant