CN111508900A - 集成电路芯片 - Google Patents

集成电路芯片 Download PDF

Info

Publication number
CN111508900A
CN111508900A CN202010310376.8A CN202010310376A CN111508900A CN 111508900 A CN111508900 A CN 111508900A CN 202010310376 A CN202010310376 A CN 202010310376A CN 111508900 A CN111508900 A CN 111508900A
Authority
CN
China
Prior art keywords
capacitor
chip
layer
integrated circuit
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010310376.8A
Other languages
English (en)
Inventor
湛伟
马淑彬
夏明刚
丛伟林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Sino Microelectronics Technology Co ltd
Original Assignee
Chengdu Sino Microelectronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Sino Microelectronics Technology Co ltd filed Critical Chengdu Sino Microelectronics Technology Co ltd
Priority to CN202010310376.8A priority Critical patent/CN111508900A/zh
Publication of CN111508900A publication Critical patent/CN111508900A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

集成电路芯片，涉及集成电路技术。本发明包括基板、封装外壳和设置于基板与封装外壳之间的芯片电路，其特征在于，所述封装外壳包括内外两层，内层和外层设置有金属区域，分布于内外两层的金属区域构成电容的两个极板，形成外壳电容，两个极板之间填充有导热绝缘材料；外壳电容至少有一个连接端穿过基片上的通孔连接到基片底面。本发明利用封装外壳形成电容器的电容值远远大于芯片本身集成的电容值，并且无需考虑电容器的高度，封装金属外壳电容器可以离芯片(die)本身足够近，因此芯片的高度(厚度)可以非常小。

Description

集成电路芯片
技术领域
本发明涉及集成电路技术。
背景技术
芯片(die)内部集成大电容会占用较大的芯片面积，从技术上会影响芯片的制造良率，而且由于芯片面积的增加使得成本比较高。因此，一般芯片内部集成的电容从几百飞法(fF，10-15F)到几十皮法(pF，10-12F)之间。
因此，较大的电容器一般需要通过芯片外部外接，或者在封装内部集成额外的电容器，或者通过封装引脚在印制电路板(PCB)上连接电容器。
封装内部集成额外的电容器，对电容的高度等有较大限制，一般要求电容高度在0.5毫米以内。因此，对电容器的选型有较多限制。
通过封装引脚在印制电路板(PCB)上连接电容，会占用PCB板面积。而且，由于焊接加工等原因，外部的大电容值电容器一般无法距离芯片管脚足够近。
传统的封装剖面图如图1所示。图中标注LID就是封装金属外壳层，可见封装金属外壳只有一层，起到保护芯片和散热的作用，不能起到电容器的作用。
发明内容
本发明所要解决的技术问题是，提供一种同时满足微型化和大电容的集成电路芯片。
本发明解决所述技术问题采用的技术方案是，集成电路芯片，包括基板、封装外壳和设置于基板与封装外壳之间的芯片电路，其特征在于，所述封装外壳包括内外两层，内层和外层设置有金属区域，分布于内外两层的金属区域构成电容的两个极板，形成外壳电容，两个极板之间填充有导热绝缘材料；外壳电容至少有一个连接端穿过基片上的通孔连接到基片底面。
外壳电容通过导体与芯片电路形成电路连接，并且位于最外层的电容极板与芯片的GND端形成电路连接。
进一步的，所述外层整体皆为金属。所述内层整体皆为金属，内外层形成一个电容。或者所述内层具有至少两个金属区域，内外层形成至少两个外壳电容。
或者，所述内层整体皆为金属，外层具有至少两个金属区域，内外层形成至少两个外壳电容。
本发明的有益效果是，本发明利用多层封装金属外壳作为电容器，完全克服了现有技术的缺点。本发明利用封装外壳形成电容器的电容值远远大于芯片本身集成的电容值，并且无需考虑电容器的高度，封装金属外壳电容器可以离芯片(die)本身足够近，因此芯片的高度(厚度)可以非常小。本发明在有限的空间内实现了电容值远超现有技术的大电容，具有微型化的特点。
本发明的封装金属外壳作为电容器，非常适合应用于集成电路的电源去耦(decoupling)领域，以及集成电路中电源电路和芯片、滤波器电路和芯片等需要外接大电容器的领域，如线性调制输出电源(LDO)电路，低通滤波器电路、高通波器电路、带通滤波器电路等。
本发明的封装金属外壳作为电容器，可以应用于其他集成电路中需要外接大电容器的领域。
在电路中，以本发明的集成电路芯片为特定芯片，特定芯片上的外壳电容可以作为特定芯片以外的电路部分的电路器件。
附图说明
图1是现有技术的结构示意图。
图2是本发明的第一种实施方式的结构示意图。
图3是本发明的第二种实施方式的结构示意图。
具体实施方式
参见图2。图中，1-外层，2-内层，3-导热绝缘材料，4-基板，5-芯片电路，6-信号连接点，7-通孔。
第一种实施方式
本发明的封装外壳包括内外两层，两层皆为金属材质，分别为外层1和内层2。外层1和内层2之间填充绝缘导热材料，作用一是起到对作为电容器的负极和正极之间绝缘的作用，作用二是对芯片产生热量的导出。
外层1和内层2的信号连接点通过封装基板内信号走线及过孔与芯片(die)或者印制电路板的电路信号相连接。
信号连接点在剖面上有比金属层更宽的宽度，有利于与封装基板内信号走线及过孔的键合连接。并且也可以使得封装金属层的厚度可以更加灵活，封装金属层可以做得较薄。
在电路中，外层1、内层2和绝缘导热材料构成的器件作用等效于电容器。
当芯片在测试、使用过程中，封装金属层1有可能与其他信号意外接触。为了避免对芯片内部信号的干扰，外层1应该连接为地(GND)信号，即作为电容器的负极。
第二种实施方式
参见图3。图3的阴影区域表示金属区域。
本实施方式提供了多个电容，封装外壳包括内外两个封装层，简称内层和外层。其中第一个封装层包括金属区域和绝缘体区域，绝缘体区域围绕金属区域，或者说金属区域嵌入绝缘体区域。以此方式，第一个封装层可以设置多个金属区域，或者说多个电容极板。此时，第二个封装层可以是整体为金属，也可以采用第一个封装层的金属极板设置方式，两个封装层上的极板位置对应，即可实现多个电容，并以导线将全部或部分连接线引至基板底面。

Claims (6)

1.集成电路芯片，包括基板、封装外壳和设置于基板与封装外壳之间的芯片电路，其特征在于，所述封装外壳包括内外两层，内层和外层设置有金属区域，分布于内外两层的金属区域构成电容的两个极板，形成外壳电容，两个极板之间填充有导热绝缘材料；外壳电容至少有一个连接端穿过基片上的通孔连接到基片底面。
2.如权利要求1所述的集成电路芯片，其特征在于，外壳电容通过导体与芯片电路形成电路连接，并且位于最外层的电容极板与芯片的GND端形成电路连接。
3.如权利要求1所述的集成电路芯片，其特征在于，所述外层整体皆为金属。
4.如权利要求2所述的集成电路芯片，其特征在于，所述内层整体皆为金属，内外层形成一个电容。
5.如权利要求2所述的集成电路芯片，其特征在于，所述内层具有至少两个金属区域，内外层形成至少两个外壳电容。
6.如权利要求1所述的集成电路芯片，其特征在于，所述内层整体皆为金属，外层具有至少两个金属区域，内外层形成至少两个外壳电容。
CN202010310376.8A 2020-04-20 2020-04-20 集成电路芯片 Pending CN111508900A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010310376.8A CN111508900A (zh) 2020-04-20 2020-04-20 集成电路芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010310376.8A CN111508900A (zh) 2020-04-20 2020-04-20 集成电路芯片

Publications (1)

Publication Number Publication Date
CN111508900A true CN111508900A (zh) 2020-08-07

Family

ID=71864196

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010310376.8A Pending CN111508900A (zh) 2020-04-20 2020-04-20 集成电路芯片

Country Status (1)

Country Link
CN (1) CN111508900A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM308497U (en) * 2006-10-03 2007-03-21 Lingsen Precision Ind Ltd Microelectromechanical module package structure with reduced noise interference
CN104485324A (zh) * 2014-12-15 2015-04-01 贵州振华风光半导体有限公司 无引线球脚表贴式微波薄膜混合集成电路及其集成方法
CN107871612A (zh) * 2016-09-27 2018-04-03 青岛东浩软件科技有限公司 一种金属封装结构片式钽电容器及其封装方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM308497U (en) * 2006-10-03 2007-03-21 Lingsen Precision Ind Ltd Microelectromechanical module package structure with reduced noise interference
CN104485324A (zh) * 2014-12-15 2015-04-01 贵州振华风光半导体有限公司 无引线球脚表贴式微波薄膜混合集成电路及其集成方法
CN107871612A (zh) * 2016-09-27 2018-04-03 青岛东浩软件科技有限公司 一种金属封装结构片式钽电容器及其封装方法

Similar Documents

Publication Publication Date Title
US7889509B2 (en) Ceramic capacitor
KR100550480B1 (ko) 다중 계층 어레이 커패시터 및 그 제작 방법
US7539022B2 (en) Chip embedded packaging structure
US8289725B2 (en) Package substrate having embedded capacitor
US6043559A (en) Integrated circuit package which contains two in plane voltage busses and a wrap around conductive strip that connects a bond finger to one of the busses
KR100881182B1 (ko) 웨이퍼 사이에 형성된 디커플링 커패시터, 그 디커플링커패시터를 포함하는 웨이퍼 스택 패키지, 및 그 패키지제조 방법
JP4606849B2 (ja) デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法
US10109576B2 (en) Capacitor mounting structure
US6999299B2 (en) Capacitor structure, a multi-layer wiring board including the same, and a semiconductor device using the multi-layer wiring board
US8520402B1 (en) Decoupling capacitor circuit assembly
KR100835061B1 (ko) 반도체 칩 패키지
US20090250801A1 (en) Semiconductor device
CN113380772A (zh) 一种芯片封装结构及其封装方法
KR101555403B1 (ko) 배선기판
JP2020150145A (ja) 半導体装置
KR100488324B1 (ko) 집적회로 패키지
TWI284401B (en) Chip embedded packaging structure
CN111508900A (zh) 集成电路芯片
JP2006344680A (ja) Ｉｃパッケージ、その製造方法及び集積回路装置
CN209947823U (zh) 芯片封装结构
CN221081523U (zh) 麦克风组件的封装结构及麦克风
KR100967059B1 (ko) 캐패시터 내장형 ｌｔｃｃ 기판
KR20090053584A (ko) 수동 소자가 내장된 다층 인쇄 회로 기판 및 제조 방법
KR100638655B1 (ko) 집적된 고주파 능력을 구비한 다중 칩 모듈
JP2023046018A (ja) 半導体デバイス

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200807

WD01 Invention patent application deemed withdrawn after publication