CN220525951U - 一种光学芯片打线通断智能检测装置 - Google Patents

Abstract

本实用新型属于硬件技术领域，更具体地，涉及一种光学芯片打线通断智能检测装置，本装置包括：检测电路和信号识别模块，光学芯片上的引脚通过金线打线与电路板上的金手指PAD连接，所述金手指PAD连接电路接口，所述检测电路包括输入端与输出端，所述输入端连接所述电路接口，所述输出端连接所述信号识别模块，所述信号识别模块用于检测所述输出端的电平，并根据所述输出端的电平状态判断所述光学芯片打线的成功或失败，首先将LCOS芯片的引脚连接到电路板PAD上，然后电路板PAD通过电路接口将信号连接到检测电路，信号识别模块通过检测所述检测电路输出端的电平状态来检测LCOS芯片打线的状态，使得对LCOS芯片引脚打线成功或者失败的检测更加快速与便捷。

Description

一种光学芯片打线通断智能检测装置

技术领域

本实用新型属于硬件技术领域，更具体地，涉及一种光学芯片打线通断智能检测装置。

背景技术

随着国内芯片行业的飞速发展，芯片国产化日趋明显，在芯片发展进程中，除了对芯片的设计提出了要求，同时也对芯片检测提出了新的需求。

LCOS(Liquid Crystal On Silicon，硅上液晶)芯片从裸芯片到电路运用芯片，通常需要对芯片进行打线，即将芯片PAD(Package Assembly Drawing，焊盘或引脚)通过金线键合到芯片的外围电路，在金线键合后需要检查打线是否成功，常用的检测方式是使用万用表进行检测，但由于芯片PAD小且数量多，使用该方法存在漏检及耗时。

另外，WSS(Wavelength Selective Switch，波长选择开关)产品中的LCOS芯片及外围需要密封在盒体内，密封后进行芯片问题排查时，需要拆开盒体才能进行打线通断检测。

实用新型内容

本实用新型需要解决的技术问题是：如何快速便捷的检测LCOS芯片引脚打线的成功或失败。

本实用新型是通过如下技术方案达到上述目的：

提出了一种光学芯片打线通断智能检测装置，包括：检测电路和信号识别模块；

光学芯片上的引脚与电路板上的金手指PAD连接，所述金手指PAD连接电路接口；

所述检测电路包括多个输入端与多个输出端，多个所述输入端连接所述电路接口，多个所述输出端连接所述信号识别模块；

所述信号识别模块用于检测各个所述输出端的电平，并根据各个所述输出端的电平状态判断所述光学芯片打线的成功或失败。

优选的，所述光学芯片每个信号端内部设有等效二极管，所述等效二极管的正极连接所述光学芯片上对应的引脚，所述等效二极管的负极接所述光学芯片内部的地。

优选的，所述光学芯片上的引脚与电路板上的金手指PAD通过金线打线连接。

优选的，所述电路接口与所述检测电路通过排线连接；

所述输入端与所述电路接口之间通过排线中的一根线连接，即所述光学芯片上的一个引脚对应与排线中的一根线连接。

优选的，所述检测电路包括：电压源和多个检测单元，每一组所述输入端和所述输出端均配套设置有一个检测单元，所述检测单元包括第一电阻和MOS管；

所述电压源与各个所述检测单元的第一电阻的一端连接，所述第一电阻的另一端连接所述MOS管的栅极，所述MOS管的栅极还连接所述输入端；

所述MOS管的漏极与所述输出端连接。

优选的，所述检测单元还包括第二电阻；

各个所述检测单元的所述MOS管的源极与所述电压源连接，所述MOS管的漏极与所述第二电阻的一端连接，所述第二电阻的另一端接地；

所述输出端连接在所述MOS管的漏极与所述第二电阻之间。

优选的，所述MOS管具体为P沟道MOS管。

优选的，所述信号识别模块具体为MCU，所述MCU上设有多个IO口，所述检测电路的各个输出端依次连接相应的IO口；

所述MCU通过SPI接口与上位机连接。

优选的，所述检测电路和信号识别模块设置在同一块电路板上。

优选的，所述光学芯片具体为LCOS芯片，所述LCOS芯片包括32个引脚，在所述LCOS芯片内部的32个引脚上均连接有一个等效二极管。

本实用新型的有益效果是：在本智能检测装置检测前，首先将LCOS芯片的引脚连接到电路板PAD上，然后电路板PAD通过电路接口与检测电路连接，信号识别模块通过检测所述检测电路输出端的电平状态来检测LCOS芯片打线的成功或失败，使得对LCOS芯片引脚打线成功或者失败的检测更加快速与便捷。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：

图1是本实用新型实施例提供的一种光学芯片打线通断智能检测装置的结构示意图；

图2是本实用新型实施例提供的一种光学芯片打线通断智能检测装置的等效二极管的管脚结构示意图；

图3是本实用新型实施例提供的一种光学芯片打线通断智能检测装置的LCOS芯片管脚结构示意图；

图4是本实用新型实施例提供的一种光学芯片打线通断智能检测装置的另一种结构示意图；

图5是本实用新型实施例提供的一种光学芯片打线通断智能检测装置的检测电路的结构示意图；

图6是本实用新型实施例提供的一种光学芯片打线通断智能检测装置的信号识别模块的结构示意图；

图7是本实用新型实施例提供的一种光学芯片打线通断智能检测装置的更具体的结构示意图；

图8是本实用新型实施例提供的一种光学芯片打线通断智能检测装置的检测方法的流程示意图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

此外，下面所描述的本实用新型各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。下面就参考附图和实施例结合来详细说明本实用新型。

还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

实施例1

光学芯片从裸芯片到电路运用芯片，通常需要对芯片进行打线(即将芯片PAD(即下文的引脚)通过金线键合到芯片的外围电路)，在金线键合后需要检查打线是否成功，常用的检测方式是使用万用表进行检测，但由于芯片PAD小并且数量多，使用该方法存在漏检及耗时，另外，在WSS产品中的光学芯片及外围需要密封在盒体内，密封后进行芯片问题排查时，需要拆开盒体才能进行打线通断检测。

因此，如何快速便捷的检测光学芯片打线的成功或失败，成为业界需要解决的问题。

在本实施例中提出了一种光学芯片打线通断智能检测装置，来解决上述问题，所述装置如图1所示，包括：检测电路和信号识别模块，光学芯片上的引脚与电路板上的金手指PAD连接，所述金手指PAD连接电路接口，所述检测电路包括多个输入端与多个输出端，多个所述输入端连接所述电路接口，多个所述输出端连接所述信号识别模块，所述信号识别模块用于检测各个所述输出端的电平，并根据各个所述输出端的电平状态判断所述光学芯片打线的成功或失败。

在所述光学芯片内部设有等效二极管，所述等效二极管的正极连接所述光学芯片上对应的引脚，所述等效二极管的负极接地。

其中，如图2中D10表示等效二极管，所述等效二极管通过所述光学芯片的引脚与所述检测电路连接，由所述等效二极管到所述检测电路的输入端之间的通断来反映出所述光学芯片打线的成功与失败，例如，当所述信号识别模块识别所述检测电路的输出端的电平状态为高时，所述等效二极管对电压进行钳位，MOS管处于导通状态，此时，判断出该光学芯片的该引脚打线成功，反之，当所述信号识别模块识别所述检测电路的输出端的电平状态为低时，所述MOS管处于关闭状态，此时，判断出该光学芯片的该引脚打线失败。

其中，所述信号识别模块识别出高电平或低电平，这个技术是现有的，在此不做具体阐述。

所述检测电路与信号识别模块的具体结构与工作原理将在下文中进行具体的说明。

在优选的实施例中，如图3所示，所述光学芯片具体为LCOS芯片，所述LCOS芯片包括32个引脚，在所述LCOS芯片内部的32个引脚上均连接有一个等效二极管。

在现有的LCOS芯片上，设置的有32个引脚，由于每个引脚对应一个等效二极管，因此在所述LCOS芯片中设置的有32个等效二极管(图3中仅展示一个等效二极管)，在优选的实施例中，如图3所示，所述等效二极管的正极分别连接其对应的引脚，所述等效二极管的负极接地。

其中，如图3中等效二极管的正极连接所述LCOS芯片的引脚，所述等效二极管的负极接所述光学芯片内部的地，当所述LCOS芯片的引脚与所述检测电路的输入端连通时，所述等效二极管的正极会接收到电压，所述等效二极管会汲取电流，从而减小所述检测电路输出端的电压。

值得注意的是，以上所述LCOS芯片的结构为现有结构，其每个引脚的功能在本实施例中不作过多阐述，本装置不仅能对LCOS芯片的打线进行检测，同样也适用于其他同类型的芯片，在此不作过多补充。

为了能对打线的过程进行展现，在优选的实施例中，如图4所示，所述光学芯片上的引脚与电路板上的金手指PAD通过金线打线连接，所述电路接口与所述检测电路通过排线连接，所述输入端与所述电路接口之间通过排线中的一根线连接，即所述光学芯片上的一个引脚对应与排线中的一根线连接。

其中，所述电路接口与所述检测电路可以有两种连接方式，包括：第一种为在所述检测电路设置有插口，所述插口上的引脚作为输入端，所述排线的两端设置有插头，其中一个插头与所述电路接口连接，另一个插头与所述插口连接，以将所述电路接口与所述检测电路连接；第二种为所述排线的一端具有插头，另一端直接与所述检测电路连接，所述排线的插头与所述电路接口连接，以将所述电路接口与所述检测电路连接，两种方式均适用于本实施例，在其他实施中，也可以取消排线，在所述检测电路上设置与所述电路接口相配的插口，在需要检测的时候，直接将插口插入到所述电路接口中。

在对打线进行检测的过程中，本装置中的金手指PAD对应外围电路上的PAD，将LCOS芯片的引脚通过金线连接至所述金手指PAD，再将信号从所述金手指PAD引到电路接口上，在所述电路接口上为每个LCOS芯片的引脚都设有相应的接口，然后在每一个接口均连接所述检测电路，以对每个引脚的打线进行检测。

所述电路接口为本领域通用的物理电路接口，例如，可以为与排线的插头相匹配的插座，在本实施例中不做具体限定，在此不做具体阐述。

为了能具体实现对打线进行检测，接下来将对所述检测电路的结构进行说明，在优选的实施例中，如图5所示，所述检测电路包括：电压源和多个检测单元，每一组所述输入端和所述输出端均配套设置有一个检测单元，所述检测单元包括第一电阻R1和MOS管，所述电压源与各个所述检测单元的所述第一电阻R1的一端连接，所述第一电阻R1的另一端连接所述MOS管的栅极，所述MOS管的栅极还连接所述输入端，所述MOS管的漏极与所述输出端连接。

所述检测单元还包括第二电阻R2，各个所述检测单元的所述MOS管的源极与所述电压源连接，所述MOS管的漏极与所述第二电阻的一端连接，所述第二电阻的另一端接地，所述输出端连接在所述MOS管的漏极与所述第二电阻之间。

继续参照图5，所述MOS管具体为P沟道MOS管其中，所述电压源为1.8V，所述第一电阻R1的阻值为10千欧，所述第二电阻R2的阻值为1千欧，所述MOS管具体为P-MOSFET，P-MOSFET的主要特点是，当栅极电压与源极电压差为零或正时，P-MOSFET是关闭的，而当栅极电压小于源极电压时，P-MOSFET是开启的。

根据以上所述组建所述检测电路，当b点与所述等效二极管导通即打线成功时，a点连接所述MOS管的源极，电压为1.8V，所述光学芯片引脚所对应的等效二极管会钳位电压，此时所述MOS管的栅极电压小于1.8V,此时所述MOS管导通，在所述MOS管的漏极在c点处会输出一个高电压，通过信号识别模块识别到高电压判断出所述光学芯片该引脚打线成功。

当b点与所述等效二极管断开即打线失败时，a点连接所述MOS管的源极，电压为1.8V，所述光学芯片引脚所对应的等效二极管不会钳位电压，此时所述MOS管的栅极电压等于1.8V,此时所述MOS管不导通，在所述MOS管的漏极在c点处会则会输出一个低电平，通过信号识别模块识别到低电平，就可以判断出所述光学芯片该引脚打线失败。

以上，需注意根据实际MCU的IO电平对第一电阻R1及第二电阻R2进行电阻值配置，在MOS管导通状态下保证所述输出信号电压达到MCU的IO高电平检测值。

为了能够对光学芯片的每个引脚进行配置，便于后续能得到具体是哪一个引脚打线成功或者失败，并且能将所述检测电路输出的结果进行判断并显示出来，在优选的实施例中，如图6所示,所述信号识别模块具体为MCU，所述MCU上设有多个IO口，所述检测电路的各个输出端依次连接相应的IO口，所述MCU通过SPI(Serial Peripheral Interface，串行外设接口)接口与上位机连接。

其中，SPI接口常用于将微控制器或微处理器与外部设备(如传感器、存储器、显示器等)进行通信，SPI接口通常包括四条信号线：

SCK(Serial Clock)：时钟信号，由主设备控制，用于同步数据传输。

MOSI(Master Output Slave Input)：主设备的输出引脚，用于发送数据给从设备。

MISO(Master Input Slave Output)：主设备的输入引脚，用于接收从设备发送的数据。

SS(Slave Select)：从设备选择信号，由主设备控制，用于选择要与主设备通信的从设备。

SPI接口的工作方式是主从式通信，主设备通过控制时钟信号和选择信号与一个或多个从设备进行通信，主设备通过MOSI线向从设备发送数据，并通过MISO线接收从设备发送的数据，具体的连接与配置方式均为现有技术，在本实施例不作过多赘述。

所述上位机通过SPI协议对MCU的每一个IO口进行配置，而每个IO口都对应一个光学芯片的引脚，所述检测电路的输出端连接到所述IO口，通过对所述检测电路输出端电平的监测，包括：

当所述检测电路输出高电压时，所述MCU的IO口将高电压转化为高电平通过SPI接口传输给所述上位机，所述上位机根据对每个光学芯片的引脚配置一个IO口的配置信息，判断出哪些引脚打线成功，同样，当所述检测电路输出低电平时，所述MCU的IO口将低电平信号通过SPI接口传输给所述上位机，所述上位机根据对每个光学芯片的引脚配置一个IO口的配置信息，判断出哪些引脚打线失败，打线成功或者打线失败的结果均可以通过上位机显示出来。

在优选的实施例中，所述检测电路和信号识别模块设置在同一块电路板上，或者，所述检测电路和信号识别模块分体设置。

如图7所示为所述光学芯片打线通断智能检测装置的整体结构示意图，本实施例所提出的一种光学芯片打线通断智能检测装置可以分别对每个光学芯片的引脚打线成功或者失败进行检测，也可以同时检测所有引脚的打线是否成功，使得检测打线的过程更加便捷，减少了操作时间和操作难度。

实施例2

在实施例1中提出了一种光学芯片打线通断智能检测装置，在本实施例中将进一步介绍所述装置其具体的检测方法，如图8所示，包括：

首先根据实施例1所述依次连接待检测光学芯片的引脚、金线、外围电路PAD、电路接口、检测电路和信号识别模块。

步骤101：上位机对MCU的每个IO口进行配置。

其中，在所述电路接口上都为每个LCOS芯片的引脚都设有相应的接口，所述电路接口上的每个接口均与所述检测电路连接，所述检测电路的输出端分别连接MCU上的一个IO口，利用上位机来配置出每个IO口与每个光学芯片引脚的对应关系。

这样可以使得上位机能够识别出具体到哪一个引脚的打线是否成功，其中所涉及到的对IO口进行配置属于现有技术，在此不做具体阐述。

步骤102：当所述MCU的IO口检测到所述检测电路的输出端为低电平时，上位机根据IO口的配置信息，判断出与所述IO口对应的引脚打线失败。

其中，当所述检测电路输出端为低电平时，所述MCU的IO口检测出低电平并将低电平信号通过SPI接口传输给所述上位机，所述上位机根据对每个IO口的配置信息，判断出哪些引脚打线失败。

步骤103：当所述MCU的IO口检测到所述检测电路的输出端为高电平时，上位机根据IO口的配置信息，判断出与所述IO口对应的引脚打线成功。

当所述检测电路输出端为高电压时，所述MCU的IO口检测出高电平并通过SPI接口将高电平信号传输给所述上位机，所述上位机根据对每个IO口的配置信息，判断出哪些引脚打线成功。

其中，打线成功或者打线失败的结果均可以通过上位机显示出来。

在本实施例中介绍了一种检测方法，所述检测方法适用于如实施例1中所述的一种光学芯片打线通断智能检测装置上，所述装置的具体结构参照实施例1，在本实施例中不再作过多说明。

本领域的技术人员容易理解，以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。

Claims (10)

1.一种光学芯片打线通断智能检测装置，其特征在于，包括：检测电路和信号识别模块；

光学芯片上的引脚与电路板上的金手指PAD连接，所述金手指PAD连接电路接口；

所述检测电路包括多个输入端与多个输出端，多个所述输入端连接所述电路接口，多个所述输出端连接所述信号识别模块；

所述信号识别模块用于检测各个所述输出端的电平，并根据各个所述输出端的电平状态判断所述光学芯片打线的成功或失败。

2.根据权利要求1所述的光学芯片打线通断智能检测装置，其特征在于，所述光学芯片每个信号端内部设有等效二极管，所述等效二极管的正极连接所述光学芯片上对应的引脚，所述等效二极管的负极接所述光学芯片内部的地。

3.根据权利要求1所述的光学芯片打线通断智能检测装置，其特征在于，所述光学芯片上的引脚与电路板上的金手指PAD通过金线打线连接。

4.根据权利要求1所述的光学芯片打线通断智能检测装置，其特征在于，所述电路接口与所述检测电路通过排线连接；

所述输入端与所述电路接口之间通过排线中的一根线连接，即所述光学芯片上的一个引脚对应与排线中的一根线连接。

5.根据权利要求1所述的光学芯片打线通断智能检测装置，其特征在于，所述检测电路包括：电压源和多个检测单元，每一组所述输入端和所述输出端均配套设置有一个检测单元，所述检测单元包括第一电阻和MOS管；

所述电压源与各个所述检测单元的第一电阻的一端连接，所述第一电阻的另一端连接所述MOS管的栅极，所述MOS管的栅极还连接所述输入端；

所述MOS管的漏极与所述输出端连接。

6.根据权利要求5所述的光学芯片打线通断智能检测装置，其特征在于，所述检测单元还包括第二电阻；

各个所述检测单元的所述MOS管的源极与所述电压源连接，所述MOS管的漏极与所述第二电阻的一端连接，所述第二电阻的另一端接地；

所述输出端连接在所述MOS管的漏极与所述第二电阻之间。

7.根据权利要求5所述的光学芯片打线通断智能检测装置，其特征在于，所述MOS管具体为P沟道MOS管。

8.根据权利要求1所述的光学芯片打线通断智能检测装置，其特征在于，所述信号识别模块具体为MCU，所述MCU上设有多个IO口，所述检测电路的各个输出端依次连接相应的IO口；

所述MCU通过SPI接口与上位机连接。

9.根据权利要求1所述的光学芯片打线通断智能检测装置，其特征在于，所述检测电路和信号识别模块设置在同一块电路板上。

10.根据权利要求1-9任一项所述的光学芯片打线通断智能检测装置，其特征在于，所述光学芯片具体为LCOS芯片，所述LCOS芯片包括32个引脚，在所述LCOS芯片内部的32个引脚上均连接有一个等效二极管。