CN220233187U - Ocd测量通孔深度的器件结构 - Google Patents
Ocd测量通孔深度的器件结构 Download PDFInfo
- Publication number
- CN220233187U CN220233187U CN202321748368.7U CN202321748368U CN220233187U CN 220233187 U CN220233187 U CN 220233187U CN 202321748368 U CN202321748368 U CN 202321748368U CN 220233187 U CN220233187 U CN 220233187U
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric
- dielectric layer
- hard mask
- ocd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005259 measurement Methods 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 230000000149 penetrating effect Effects 0.000 claims abstract description 5
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 139
- 238000000034 method Methods 0.000 description 20
- 238000005530 etching Methods 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- -1 SiCN) Chemical compound 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本实用新型提供了一种OCD测量通孔深度的器件结构，包括：衬底、介质结构层和硬掩模层，介质结构层和硬掩模层由下至上依次位于衬底上，硬掩模层和介质结构层中具有若干纵向贯穿硬掩模层和介质结构层的连接开口，每个连接开口均包括一个沟槽和至少两个通孔，沟槽与每个通孔均由上至下连通，其中沟槽的宽度为120nm～150nm。本实用新型实现对通孔深度的测量，并且在连接开口中设置至少两个通孔能够提高测量精度。
Description
技术领域
本实用新型涉及半导体技术领域，尤其涉及一种OCD测量通孔深度的器件结构。
背景技术
随着半导体制造工艺的发展，工艺节点逐渐缩小，从而引入了FinFET器件结构，而器件结构中各工艺层的尺寸减小，器件结构会变得越来越复杂，因此精确监测各工艺层的尺寸越来越重要。现有28nm以下工艺节点的制程中，器件结构的后段工艺通常会采用铜制程工艺，铜制程工艺可采用双大马士革工艺，先形成介质结构层，之后再在介质结构层中由上至下形成沟槽和通孔，之后再在沟槽和通孔中填充铜以形成金属连接结构。
在形成沟槽和通孔之后，需要测量沟槽和通孔的深度，目前一般采用OCD(OpticalCritical Dimension，光学关键尺寸)测量，OCD测量是将测量光束按照倾斜的入射角投射到器件结构的被测面上，之后测量反射光的光普来实现对器件结构的尺寸或轮廓的测量，采用OCD测量能够实现对各工艺层的尺寸进行很好的在线监控。然而，在采用OCD测量沟槽和通孔的深度时，由于通孔位于沟槽的下方，通孔的深宽比较大且受介质结构层厚度和沟槽宽度的影响，导致光束无法完全投射至通孔的底部，影响通孔深度的测量，使得通孔深度的测量不准确。
实用新型内容
本实用新型的目的在于提供一种OCD测量通孔深度的器件结构，实现对通孔深度的测量，并且能够提高测量精度。
为了达到上述目的，本实用新型提供了一种OCD测量通孔深度的器件结构，包括：
衬底；
介质结构层和硬掩模层，由下至上依次位于所述衬底上，所述硬掩模层和所述介质结构层中具有若干纵向贯穿所述硬掩模层和所述介质结构层的连接开口，每个所述连接开口均包括一个沟槽和至少两个通孔，所述沟槽与每个所述通孔均由上至下连通，其中所述沟槽的宽度为120nm～150nm。
可选的，每个所述连接开口中通孔的数量为2个或3个。
可选的，每个所述通孔的宽度相同。
可选的，所述通孔的宽度为38nm～52nm。
可选的，每个所述连接开口中相邻两个所述通孔的间距为30nm～40nm。
可选的，所述介质结构层包括由下至上依次堆叠的第一介质层、第二介质层、第三介质层、第四介质层和第五介质层。
可选的，所述沟槽贯穿所述硬掩模层、所述第五介质层和所述第四介质层且延伸至部分厚度的所述第三介质层中，所述通孔贯穿剩余厚度的所述第三介质层、所述第二介质层和所述第一介质层。
可选的，所述介质结构层和所述硬掩模层的总厚度为250nm～320nm。
可选的，所述硬掩模层的厚度为22nm～35nm，所述第一介质层的厚度为15nm～25nm，所述第二介质层的厚度为8nm～12nm，所述第三介质层的厚度为130nm～200nm，所述第四介质层的厚度为8nm～13nm，所述第五介质层的厚度为22nm～35nm。
可选的，所述衬底和所述介质结构层之间形成有金属层。
在本实用新型提供的OCD测量通孔深度的器件结构中，包括：衬底、介质结构层和硬掩模层，介质结构层和硬掩模层由下至上依次位于衬底上，硬掩模层和介质结构层中具有若干纵向贯穿硬掩模层和介质结构层的连接开口，每个连接开口均包括一个沟槽和至少两个通孔，沟槽与每个通孔均由上至下连通，其中沟槽的宽度为120nm～150nm。本实用新型利用双大马士革工艺在沟槽的底部形成了至少两个通孔，并将沟槽的宽度设置为120nm～150nm，通过扩宽沟槽的宽度，能够减轻介质结构层和硬掩模层对OCD测量产生的影响，意想不到的效果是在OCD测量时测量光束能够完全投射至通孔的底部，实现对通孔深度的测量，并且在连接开口中设置至少两个通孔，使得测量光束投射至多个通孔的底部，能够提高测量精度。
附图说明
图1为本实用新型一实施例提供的OCD测量通孔深度的器件结构的示意图。
其中，附图标记为：
10-衬底；20-金属层；30-介质结构层；31-第一介质层；32-第二介质层；33-第三介质层；34-第四介质层；35-第五介质层；40-硬掩模层；50-连接开口；51-沟槽；52-通孔。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，或者是本领域技术人员惯常理解的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的设备或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，术语“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的物品或者设备中还存在另外的相同要素。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
图1为本实施例提供的OCD测量通孔深度的器件结构的示意图。请参考图1，本实用新型的目的在于提供一种OCD测量通孔深度的器件结构，包括衬底10、介质结构层30和硬掩模层40，其中衬底10可以包括半导体材料、绝缘材料、导体材料或者它们的任意组合，其可以为单层结构，也可以包括多层结构；即衬底10可以包括Si、SiGe、SiGeC、SiC、GaAs、InAs、InP和其它的III/V或II/VI化合物半导体的半导体材料，也可以包括Si/SiGe、Si/SiC、绝缘体上硅或绝缘体上硅锗的层状衬底。在衬底10中可以形成有功率器件、传感器件、闪存器件等器件结构(图1中未示出)。
介质结构层30和硬掩模层40由下至上依次位于衬底10上，在衬底10和介质结构层30之间形成有金属层20。硬掩模层40和介质结构层30中具有若干纵向贯穿硬掩模层40和介质结构层30的连接开口50，图1仅示意了两个连接开口50。每个连接开口50均包括一个沟槽51和至少两个通孔52，沟槽51与每个通孔52均由上至下连通，即沟槽51的底部显露出每个通孔52，每个通孔52的底部应显露出金属层20，沟槽51底部的至少两个通孔52沿介质结构层30的延伸方向排列。在本实施例中，每个沟槽51均沿纵向贯穿硬掩模层40延伸至部分厚度的介质结构层30中，每个通孔52沿纵向贯穿剩余厚度的介质结构层30应显露出金属层20。
在本实施例中，沟槽51的宽度a优选为120nm～150nm，通过拓宽沟槽51的宽度利于在进行OCD测量时测量光束能够完全进入通孔52中，沟槽51的宽度也可根据实际情况进行拓宽。在本实施例中，每个通孔52的宽度和深度均相同，同一刻蚀步骤同时形成若干通孔52；每个通孔52的宽度b优选为38nm～52nm，每个连接开口50中相邻两个通孔52之间的间距优选为30nm～40nm，具体宽度和间距可根据实际情况设定。在本实施例中，每个连接开口50中通孔52的数量优选为2个或3个，图1中设置了2个通孔52，若是通孔52的数量设置太多，会导致器件的面积过多增加，因此优选设置2个或3个通孔52，在OCD测量通孔52的深度时，一方面保证光束能够完全投射至更多的通孔52的底部，使得测量结果更加准确，另一方面也可以取多个通孔52的测量平均值，能够获得更高精度的通孔52深度。
进一步地，介质结构层30包括由下至上依次堆叠的第一介质层31、第二介质层32、第三介质层33、第四介质层34和第五介质层35，第一介质层31位于金属层20上，硬掩模层40位于第五介质层35上。在本实施例中，介质结构层30和硬掩模层40的总厚度优选为250nm～320nm，硬掩模层40的厚度优选为22nm～35nm，第一介质层31的厚度优选为15nm～25nm，第二介质层32的厚度优选为8nm～12nm，第三介质层33的厚度优选为130nm～200nm，第四介质层34的厚度优选为8nm～13nm，第五介质层35的厚度优选为22nm～35nm，不限于上述厚度范围。在本实施例中，硬掩模层40的材质包括氮化钛或氮化硅，第一介质层31的材质包括硅、碳和氮(如SiCN)，第二介质层32的材质包括硅和氧(如SiO2)，第三介质层33的材质包括硅、碳、氧和氢(如BD)，第四介质层34的材质包括硅、碳和氧(如SiCO)，第五介质层35的材质包括硅和氧(如SiO2)，不限于上述材质。
在本实施例中，硬掩模层40和介质结构层30的厚度应为连接开口50的深度(沟槽51和通孔52的深度和)，刻蚀硬掩模层40和介质结构层30先后或同时形成沟槽51和通孔52，其中沟槽51贯穿硬掩模层40、第五介质层35和第四介质层34且延伸至部分厚度的第三介质层33中，通孔52应贯穿剩余厚度的第三介质层33、第二介质层32和第一介质层31。具体的，在刻蚀形成连接开口50时，在硬掩模层40上形成第一图形化的光刻胶层(图中未示出)，第一图形化的光刻胶层具有若干第一开口，执行第一刻蚀工艺以第一图形化的光刻胶层为掩模沿着第一开口依次刻蚀硬掩模层40、第五介质层35、第四介质层34和部分厚度的第三介质层33形成若干沟槽51，第一刻蚀工艺的刻蚀进程停于第三介质层33中；去除第一图形化的光刻胶层，然后形成第二图形化的光刻胶层(图中未示出)覆盖硬掩模层40和沟槽51的部分底部预留出需要形成通孔的位置，需要形成通孔的位置为第二图形化的光刻胶层中的第二开口；进而，执行第二刻蚀工艺以第二图形化的光刻胶层为掩模沿着第二开口依次刻蚀剩余厚度的第三介质层33、第二介质层32和第一介质层31在每个沟槽51下方形成至少两个通孔52，第二刻蚀工艺的刻蚀进程应停于金属层20的表面，照理形成通孔52后会显露出金属层20，通过OCD测量通孔52的深度就可以判断通孔52是否显露出金属层20，以保证连接开口50的连接性能。在形成通孔52后，去除第二图形化的光刻胶层，保留硬掩模层40。
进一步地，执行OCD测量，OCD测量时由于沟槽51的宽度较宽，将沟槽的宽度设置为120nm～150nm，扩宽了沟槽的宽度，拓宽沟槽51的宽度利于在进行OCD测量时测量光束能够完全进入通孔52中，能够分别测量得到沟槽51的深度和通孔52的深度；且在每个沟槽51的底部形成了至少两个通孔52，即使介质结构层30的厚度较厚，一方面保证测量光束能够投射至更多的通孔52的底部，使得测量结果更加准确，另一方面也可以取多个通孔52的测量平均值，以获得更高精度的通孔52深度。
综上，在本实用新型提供的OCD测量通孔深度的器件结构中，包括：衬底、介质结构层和硬掩模层，介质结构层和硬掩模层由下至上依次位于衬底上，硬掩模层和介质结构层中具有若干纵向贯穿硬掩模层和介质结构层的连接开口，每个连接开口均包括一个沟槽和至少两个通孔，沟槽与每个通孔均由上至下连通，其中沟槽的宽度为120nm～150nm。本实用新型利用双大马士革工艺在沟槽的底部形成了至少两个通孔，并将沟槽的宽度设置为120nm～150nm，通过扩宽沟槽的宽度，能够减轻介质结构层和硬掩模层对OCD测量产生的影响，意想不到的效果是在OCD测量时测量光束能够完全投射至通孔的底部，实现对通孔深度的测量，并且在连接开口中设置至少两个通孔，使得测量光束投射至多个通孔的底部，能够提高测量精度。
上述仅为本实用新型的优选实施例而已，并不对本实用新型起到任何限制作用。任何所属技术领域的技术人员，在不脱离本实用新型的技术方案的范围内，对本实用新型揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本实用新型的技术方案的内容，仍属于本实用新型的保护范围之内。
Claims (10)
1.一种OCD测量通孔深度的器件结构，其特征在于，包括：
衬底；
介质结构层和硬掩模层，由下至上依次位于所述衬底上，所述硬掩模层和所述介质结构层中具有若干纵向贯穿所述硬掩模层和所述介质结构层的连接开口，每个所述连接开口均包括一个沟槽和至少两个通孔，所述沟槽与每个所述通孔均由上至下连通，其中所述沟槽的宽度为120nm～150nm。
2.如权利要求1所述的OCD测量通孔深度的器件结构，其特征在于，每个所述连接开口中通孔的数量为2个或3个。
3.如权利要求1所述的OCD测量通孔深度的器件结构，其特征在于，每个所述通孔的宽度相同。
4.如权利要求3所述的OCD测量通孔深度的器件结构，其特征在于，所述通孔的宽度为38nm～52nm。
5.如权利要求1所述的OCD测量通孔深度的器件结构，其特征在于，每个所述连接开口中相邻两个所述通孔的间距为30nm～40nm。
6.如权利要求1所述的OCD测量通孔深度的器件结构，其特征在于，所述介质结构层包括由下至上依次堆叠的第一介质层、第二介质层、第三介质层、第四介质层和第五介质层。
7.如权利要求6所述的OCD测量通孔深度的器件结构，其特征在于，所述沟槽贯穿所述硬掩模层、所述第五介质层和所述第四介质层且延伸至部分厚度的所述第三介质层中，所述通孔贯穿剩余厚度的所述第三介质层、所述第二介质层和所述第一介质层。
8.如权利要求6所述的OCD测量通孔深度的器件结构，其特征在于，所述介质结构层和所述硬掩模层的总厚度为250nm～320nm。
9.如权利要求8所述的OCD测量通孔深度的器件结构，其特征在于，所述硬掩模层的厚度为22nm～35nm，所述第一介质层的厚度为15nm～25nm，所述第二介质层的厚度为8nm～12nm，所述第三介质层的厚度为130nm～200nm，所述第四介质层的厚度为8nm～13nm，所述第五介质层的厚度为22nm～35nm。
10.如权利要求1所述的OCD测量通孔深度的器件结构，其特征在于，所述衬底和所述介质结构层之间形成有金属层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202321748368.7U CN220233187U (zh) | 2023-07-05 | 2023-07-05 | Ocd测量通孔深度的器件结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202321748368.7U CN220233187U (zh) | 2023-07-05 | 2023-07-05 | Ocd测量通孔深度的器件结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN220233187U true CN220233187U (zh) | 2023-12-22 |
Family
ID=89180172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202321748368.7U Active CN220233187U (zh) | 2023-07-05 | 2023-07-05 | Ocd测量通孔深度的器件结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN220233187U (zh) |
-
2023
- 2023-07-05 CN CN202321748368.7U patent/CN220233187U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7785980B2 (en) | Method of manufacturing semiconductor device using alignment mark and mark hole | |
| US7282422B2 (en) | Overlay key, method of manufacturing the same and method of measuring an overlay degree using the same | |
| US7795105B2 (en) | Method for producing an integrated circuit assembly with an auxiliary indentation, particularly with aligning marks, and an integrated circuit arrangement | |
| KR100689709B1 (ko) | 반도체 디바이스 제조를 위한 오버레이 마크 및 이를이용한 오버레이 측정방법 | |
| US8241927B2 (en) | Methods relating to capacitive monitoring of layer characteristics during back end-of the-line processing | |
| US6821687B2 (en) | Photo mask for fabricating semiconductor device having dual damascene structure | |
| US6571485B1 (en) | Structure of an overlay mark and its dosimetry application | |
| CN220233187U (zh) | Ocd测量通孔深度的器件结构 | |
| US9455156B2 (en) | Method of making a semiconductor device using multiple layer sets | |
| US8697455B2 (en) | Monitoring test element groups (TEGs) for etching process and methods of manufacturing a semiconductor device using the same | |
| US8305097B2 (en) | Method for calibrating an inspection tool | |
| US8293545B2 (en) | Critical dimension for trench and vias | |
| US20080318389A1 (en) | Method of forming alignment key of semiconductor device | |
| JP5432481B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| KR100850148B1 (ko) | 이중 다마신 공정에서의 오버레이 측정 방법 | |
| CN117038645B (zh) | 半导体结构及其制备方法 | |
| JP4637872B2 (ja) | 配線構造およびその製造方法 | |
| KR100381021B1 (ko) | 반도체소자의 정렬마크 형성 방법 | |
| US7800108B2 (en) | Semiconductor device and method of manufacturing semiconductor device including optical test pattern above a light shielding film | |
| Huang et al. | Application of 3D scatterometry to contacts and vias at 90nm and beyond | |
| JP3216600B2 (ja) | 集積回路の製造方法 | |
| KR100304441B1 (ko) | 반도체소자의 정렬마크 형성방법 | |
| KR100569516B1 (ko) | 유기막 버니어를 이용한 중첩도 측정 방법 | |
| KR100317581B1 (ko) | 프레임인프레임메사구조의마스크를이용한중첩도마크형성방법 | |
| Huang et al. | OCD Metrology Evaluation of p-MOS silicon recess with three dimensional design pattern |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |