CN220210656U - 电路基板以及电子设备 - Google Patents
电路基板以及电子设备 Download PDFInfo
- Publication number
- CN220210656U CN220210656U CN202290000200.5U CN202290000200U CN220210656U CN 220210656 U CN220210656 U CN 220210656U CN 202290000200 U CN202290000200 U CN 202290000200U CN 220210656 U CN220210656 U CN 220210656U
- Authority
- CN
- China
- Prior art keywords
- conductor layer
- layer
- hole
- conductor
- conductive bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004020 conductor Substances 0.000 claims abstract description 395
- 239000012212 insulator Substances 0.000 claims abstract description 139
- 239000000463 material Substances 0.000 claims abstract description 136
- 125000006850 spacer group Chemical group 0.000 claims abstract description 75
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 229920005992 thermoplastic resin Polymers 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 518
- 229910000679 solder Inorganic materials 0.000 description 26
- 229920005989 resin Polymers 0.000 description 14
- 239000011347 resin Substances 0.000 description 14
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 239000011889 copper foil Substances 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000011800 void material Substances 0.000 description 4
- 239000004033 plastic Substances 0.000 description 3
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 3
- 239000004810 polytetrafluoroethylene Substances 0.000 description 3
- 229920000106 Liquid crystal polymer Polymers 0.000 description 2
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005489 elastic deformation Effects 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000000740 bleeding effect Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- -1 polytetrafluoroethylene Polymers 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本实用新型提供一种电路基板以及电子设备。在电路基板中，第1绝缘体层、间隔层以及第2绝缘体层从上向下依次排列。第1导体层和第2导体层位于第1绝缘体层与间隔层之间。第3导体层和第4导体层位于第2绝缘体层与间隔层之间。在间隔层设置有第1贯通孔以及第2贯通孔。第1导电性接合材料设置于第1贯通孔，与作为信号导体层或电源导体层的第1导体层以及第3导体层接触。第2导电性接合材料设置于第2贯通孔，与作为参考导体层或浮置导体层的第2导体层以及第4导体层接触。第1贯通孔内的第1导电性接合材料的体积相对于第1贯通孔的体积所占的比例小于第2贯通孔内的第2导电性接合材料的体积相对于第2贯通孔的体积所占的比例。
Description
技术领域
本实用新型涉及电路基板以及具备该电路基板的电子设备。
背景技术
作为以往的关于电路基板的发明，例如，已知有专利文献1记载的树脂多层基板。该树脂多层基板具备第1树脂层、第2树脂层、第1导体图案、导体图案以及第1层间连接导体。第1树脂层重叠地叠放在第2树脂层的下方。导体图案设置在第1树脂层的下主面。第1导体图案设置在第2树脂层的下主面。第1层间连接导体在上下方向上贯通第1树脂层。第1层间连接导体将导体图案和第1导体图案电连接。在专利文献1记载的树脂多层基板中，在第1导体层设置有槽、孔。由此，可抑制由于成为第1层间连接导体的导电性膏的渗出而造成的短路不良。
在先技术文献
专利文献
专利文献1：国际公开第2017/081981号公报
实用新型内容
实用新型要解决的问题
可是，在专利文献1记载的树脂多层基板中，第1树脂层和第2树脂层通过热压接进行接合。此时，第1导体图案以及导体图案从第1层间连接导体受到压力。这样的压力有可能对第1导体图案以及导体图案造成机械损伤。在此，第1导体图案以及导体图案例如是信号导体层、电源导体层、参考导体层以及浮置导体层等。在第1导体图案以及导体图案为信号导体层、电源导体层的情况下，若第1导体图案以及导体图案受到机械损伤，则有可能对信号、电源电压的传输产生障碍。
因此，本实用新型的目的在于，提供一种能够抑制在第1绝缘体层和第2绝缘体层的接合时在信号导体层或电源导体层产生机械损伤的电路基板以及电子设备。
用于解决问题的技术方案
本实用新型的一个方式涉及的电路基板具备：
第1绝缘体层，具有在上下方向上排列的两个主面；
第2绝缘体层，位于所述第1绝缘体层的下方，且具有在上下方向上排列的两个主面；
间隔层，位于所述第1绝缘体层与所述第2绝缘体层之间，且具有在上下方向上排列的两个主面；
第1导体层，位于所述第1绝缘体层与所述间隔层之间，且为传输信号的信号导体层或与电源电位连接的电源导体层；
第2导体层，位于所述第1绝缘体层与所述间隔层之间，且为与参考电位连接的参考导体层或成为浮置状态的浮置导体层；
第3导体层，位于所述第2绝缘体层与所述间隔层之间，且为传输信号的信号导体层或与电源电位连接的电源导体层，并且在上下方向上观察，与所述第1导体层重叠；
第4导体层，位于所述第2绝缘体层与所述间隔层之间，且为与参考电位连接的参考导体层或成为浮置状态的浮置导体层，并且在上下方向上观察，与所述第2导体层重叠；
第1导电性接合材料；以及
第2导电性接合材料，
在所述间隔层设置有第1贯通孔以及第2贯通孔，
所述第1导电性接合材料设置于所述第1贯通孔，且与所述第1导体层以及所述第3导体层接触，
所述第2导电性接合材料设置于所述第2贯通孔，且与所述第2导体层以及所述第4导体层接触，
所述第1贯通孔内的所述第1导电性接合材料的体积相对于所述第1贯通孔的体积所占的比例小于所述第2贯通孔内的所述第2导电性接合材料的体积相对于所述第2贯通孔的体积所占的比例。
本实用新型的另一个方式涉及的电子设备具备本实用新型的电路基板。
实用新型效果
根据本实用新型涉及的电路基板，能够抑制在第1绝缘体层和第2绝缘体层的接合时在信号导体层或电源导体层产生机械损伤。
附图说明
图1是电路基板10的分解立体图。
图2是图1的A-A处的剖视图。
图3是电路基板10的制造时的剖视图。
图4是电路基板10的制造时的剖视图。
图5是电路基板10a的剖视图。
图6是电路基板10b的剖视图。
图7是电路基板10c的剖视图。
图8是电路基板10d的剖视图。
图9是示出了电子设备100的一部分的图。
具体实施方式
(实施方式)
[电路基板的构造]
以下，参照附图对本实用新型的实施方式涉及的电路基板10的构造进行说明。图1是电路基板10的分解立体图。另外，在图1中，仅对多个第2导电性接合材料v2以及多个第3导电性接合材料v3中的代表性的第2导电性接合材料v2以及第3导电性接合材料v3标注了附图标记。图2是图1的A-A处的剖视图。
在本说明书中，像以下那样定义方向。将第1绝缘体层12a的第1上主面S1以及第1下主面S2(两个主面)排列的方向定义为上下方向。此外，将电路基板10延伸的方向定义为前后方向。前后方向与上下方向正交。左右方向与上下方向以及前后方向正交。另外，本实施方式中的上下方向、前后方向以及左右方向也可以与电路基板10的使用时的上下方向、前后方向以及左右方向不一致。
以下，X是电路基板10的部件或构件。在本说明书中，在没有特别声明的情况下，像以下那样对X的各部分进行定义。所谓X的前部，意味着X的前半部分。所谓X的后部，意味着X的后半部分。所谓X的左部，意味着X的左半部分。所谓X的右部，意味着X的右半部分。所谓X的上部，意味着X的上半部分。所谓X的下部，意味着X的下半部分。所谓X的前端，意味着X的前方向的一端。所谓X的后端，意味着X的后方向的一端。所谓X的左端，意味着X的左方向的一端。所谓X的右端，意味着X的右方向的一端。所谓X的上端，意味着X的上方向的一端。所谓X的下端，意味着X的下方向的一端。所谓X的前端部，意味着X的前端及其附近。所谓X的后端部，意味着X的后端及其附近。所谓X的左端部，意味着X的左端及其附近。所谓X的右端部，意味着X的右端及其附近。所谓X的上端部，意味着X的上端及其附近。所谓X的下端部，意味着X的下端及其附近。
首先，参照图1对电路基板10的构造进行说明。电路基板10传输高频信号。电路基板10在智能电话等电子设备中用于将两个电路电连接。电路基板10被折弯而进行使用。在电路基板10被折弯时，电路基板10进行弹性变形和/或塑性变形。如图1所示，电路基板10具备第1绝缘体层12a、第2绝缘体层14a、间隔层16、第1导体层20、第3导体层22、第2导体层24、第4导体层26、第5导体层28、第6导体层30、第1导电性接合材料v1、多个第2导电性接合材料v2以及多个第3导电性接合材料v3。
第1绝缘体层12a具有在前后方向上延伸的片形状。如图2所示，第1绝缘体层12a具有在上下方向上排列的第1上主面S1以及第1下主面S2(两个主面)。第1上主面S1位于第1下主面S2的上方。
第2绝缘体层14a具有在前后方向上延伸的片形状。第2绝缘体层14a位于第1绝缘体层12a的下方。第2绝缘体层14a具有在上下方向上排列的第2上主面S11以及第2下主面S12(两个主面)。第2上主面S11位于第2下主面S12的上方。
间隔层16具有在前后方向上延伸的片形状。如图2所示，间隔层16具有在上下方向上排列的第3上主面S21以及第3下主面S22(两个主面)。第3上主面S21位于第3下主面S22的上方。间隔层16位于第1绝缘体层12a与第2绝缘体层14a之间。间隔层16与第1绝缘体层12a以及第2绝缘体层14a接触。具体地，第3上主面S21与第1下主面S2接触。第3下主面S22与第2上主面S11接触。间隔层16固定于第1绝缘体层12a以及第2绝缘体层14a。具体地，第3上主面S21固定于第1下主面S2。第3下主面S22固定于第2上主面S11。
第1绝缘体层12a的材料、第2绝缘体层14a的材料以及间隔层16的材料是热塑性树脂。热塑性树脂例如是液晶聚合物、PTFE(聚四氟乙烯)等热塑性树脂。第1绝缘体层12a的材料、第2绝缘体层14a的材料以及间隔层16的材料也可以是聚酰亚胺。
第1导体层20位于第1绝缘体层12a与间隔层16之间。第1导体层20设置在第1下主面S2。第1导体层20在前后方向上延伸。第1导体层20具有线形状。第1导体层20是传输信号的信号导体层或与电源电位连接的电源导体层。
第2导体层24位于第1绝缘体层12a与间隔层16之间。第2导体层24设置在第1下主面S2。第2导体层24在前后方向上延伸。第2导体层24具有线形状。第2导体层24的左右方向上的线宽度小于第1导体层20的左右方向上的线宽度。第2导体层24位于第1导体层20的左侧。不过，第2导体层24比第1导体层20的后端更向后方向延伸。第2导体层24是与参考电位连接的参考导体层或成为浮置状态的浮置导体层。参考电位例如为接地电位。所谓浮置状态，是不与特定的电位连接的状态。
第5导体层28位于第1绝缘体层12a与间隔层16之间。第5导体层28设置在第1下主面S2。第5导体层28在前后方向上延伸。第5导体层28具有线形状。第5导体层28的左右方向上的线宽度小于第1导体层20的左右方向上的线宽度。第5导体层28位于第1导体层20的右侧。不过，第5导体层28比第1导体层20的后端更向后方向延伸。第5导体层28是与参考电位连接的参考导体层或成为浮置状态的浮置导体层。像以上那样，第2导体层24、第1导体层20以及第5导体层28从左向右依次排列。
第3导体层22位于第2绝缘体层14a与间隔层16之间。第3导体层22设置在第2上主面S11。第3导体层22在前后方向上延伸。第3导体层22具有线形状。第3导体层22是传输信号的信号导体层或与电源电位连接的电源导体层。在上下方向上观察，第3导体层22与第1导体层20重叠。在本实施方式中，在上下方向上观察，第3导体层22的前端部与第1导体层20的后端部重叠。
第4导体层26位于第2绝缘体层14a与间隔层16之间。第4导体层26设置在第2上主面S11。第4导体层26在前后方向上延伸。第4导体层26具有线形状。第4导体层26的左右方向上的线宽度小于第3导体层22的左右方向上的线宽度。第4导体层26位于第3导体层22的左侧。不过，第4导体层26比第3导体层22的前端更向前方向延伸。第4导体层26是与参考电位连接的参考导体层或成为浮置状态的浮置导体层。在上下方向上观察，第4导体层26与第2导体层24重叠。
第6导体层30位于第2绝缘体层14a与间隔层16之间。第6导体层30设置在第2上主面S11。第6导体层30在前后方向上延伸。第6导体层30具有线形状。第6导体层30的左右方向上的线宽度小于第3导体层22的左右方向上的线宽度。第6导体层30位于第3导体层22的右侧。不过，第6导体层30比第3导体层22的前端更向前方向延伸。第6导体层30是与参考电位连接的参考导体层或成为浮置状态的浮置导体层。在上下方向上观察，第6导体层30与第5导体层28重叠。
以上那样的第1导体层20、第3导体层22、第2导体层24、第4导体层26、第5导体层28以及第6导体层30例如通过对设置在第1绝缘体层12a的第1下主面S2或第2绝缘体层14a的第2上主面S11的金属箔实施蚀刻而形成。金属箔例如为铜箔。
如图1所示，在间隔层16设置有第1贯通孔H1、多个第2贯通孔H2以及多个第3贯通孔H3。在上下方向上观察，第1贯通孔H1与第1导体层20重叠。在本实施方式中，在上下方向上观察，第1贯通孔H1与第1导体层20的后端部以及第3导体层22的前端部重叠。在上下方向上观察，多个第2贯通孔H2与第2导体层24重叠。多个第2贯通孔H2在前后方向上呈等间隔排列。在上下方向上观察，多个第3贯通孔H3与第5导体层28重叠。多个第3贯通孔H3在前后方向上呈等间隔排列。第1贯通孔H1、多个第2贯通孔H2以及多个第3贯通孔H3在上下方向上贯通间隔层16。在上下方向上观察，第1贯通孔H1、第2贯通孔H2以及第3贯通孔H3具有圆形形状。在上下方向上观察，第1贯通孔H1的直径大于第2贯通孔H2的直径以及第3贯通孔H3的直径。此外，第1贯通孔H1的数量比第2贯通孔H2的数量以及第3贯通孔H3的数量少。
第1导电性接合材料v1设置于第1贯通孔H1。第1导电性接合材料v1与第1导体层20以及第3导体层22接触。在本实施方式中，第1导电性接合材料v1与第1导体层20的后端部以及第3导体层22的前端部接触。由此，第1导电性接合材料v1将第1导体层20和第3导体层22电连接。多个第2导电性接合材料v2设置于多个第2贯通孔H2。多个第2导电性接合材料v2与第2导体层24以及第4导体层26接触。由此，多个第2导电性接合材料v2将第2导体层24和第4导体层26电连接。多个第3导电性接合材料v3设置于多个第3贯通孔H3。多个第3导电性接合材料v3与第5导体层28以及第6导体层30接触。由此，多个第3导电性接合材料v3将第5导体层28和第6导体层30电连接。
在上下方向上观察，第1贯通孔H1的直径大于第2贯通孔H2的直径以及第3贯通孔H3的直径。在上下方向上观察，第1导电性接合材料v1的面积大于第2导电性接合材料v2的面积以及第3导电性接合材料v3的面积。
可是，如图2所示，第1贯通孔H1内的第1导电性接合材料v1的体积相对于第1贯通孔H1的体积所占的比例小于第2贯通孔H2内的第2导电性接合材料v2的体积相对于第2贯通孔H2的体积所占的比例。换言之，第1贯通孔H1内的空隙的体积相对于第1贯通孔H1的体积所占的比例大于第2贯通孔H2内的空隙的体积相对于第2贯通孔H2的体积所占的比例。所谓第1贯通孔H1的体积，是被将间隔层16的第3上主面S21延长而得到的平面、将间隔层16的第3下主面S22延长而得到的平面、以及第1贯通孔H1的内周面包围的空间的体积。第2贯通孔H2的体积的定义与第1贯通孔H1的体积的定义相同，因此省略说明。
此外，如图2所示，第1贯通孔H1内的第1导电性接合材料v1的体积相对于第1贯通孔H1的体积所占的比例小于第3贯通孔H3内的所述第3导电性接合材料v3的体积相对于第3贯通孔H3的体积所占的比例。换言之，第1贯通孔H1内的空隙的体积相对于第1贯通孔H1的体积所占的比例大于第3贯通孔H3内的空隙的体积相对于第3贯通孔H3的体积所占的比例。第3贯通孔H3的体积的定义与第1贯通孔H1的体积的定义相同，因此省略说明。
以上那样的第1导电性接合材料v1的材料、多个第2导电性接合材料v2的材料以及多个第3导电性接合材料v3的材料各自例如为焊料。
[电路基板10的制造方法]
接着，对电路基板10的制造方法进行说明。图3以及图4是电路基板10的制造时的剖视图。
首先，准备在第1下主面S2设置了第1导体层20、第2导体层24以及第5导体层28的第1绝缘体层12a。具体地，在第1绝缘体层12a的第1下主面S2的整体粘贴铜箔。然后，对铜箔实施图案化，由此在第1下主面S2形成第1导体层20、第2导体层24以及第5导体层28。
接着，准备在第2上主面S11设置了第3导体层22、第4导体层26以及第6导体层30的第2绝缘体层14a。具体地，在第2绝缘体层14a的第2上主面S11的整体粘贴铜箔。然后，对铜箔实施图案化，由此在第2上主面S11形成第3导体层22、第4导体层26以及第6导体层30。
接着，准备设置了第1贯通孔H1、多个第2贯通孔H2以及多个第3贯通孔H3的间隔层16。第1贯通孔H1、多个第2贯通孔H2以及多个第3贯通孔H3例如通过对间隔层16照射激光束来形成。
接着，在第1导体层20、第2导体层24以及第5导体层28的下方涂敷焊料膏P11～P13。在第3导体层22、第4导体层26以及第6导体层30上涂敷焊料膏P1～P3。关于焊料膏P1～P3、P11～P13的涂敷，使用在与第3导体层22、第4导体层26、第6导体层30、第1导体层20、第2导体层24以及第5导体层28一致的位置设置了开口的金属掩模。相对于第1导体层20的尺寸、第3导体层22的尺寸以及第1贯通孔H1的尺寸，焊料膏P1、P11的量少。
接着，如图3所示，将第1绝缘体层12a、间隔层16以及第2绝缘体层14a从上向下依次排列。然后，对第1绝缘体层12a、间隔层16以及第2绝缘体层14a实施加热处理以及加压处理。此时，第1绝缘体层12a、间隔层16以及第2绝缘体层14a软化以及流动化。此外，如图4所示，焊料膏P1～P3、P11～P13熔融。然后，熔融的焊料膏P1～P3和熔融的焊料膏P11～P13相互熔敷并由于表面张力而凝聚。然后，通过对第1绝缘体层12a、间隔层16以及第2绝缘体层14a进行冷却，从而将第1绝缘体层12a、间隔层16以及第2绝缘体层14a接合。此外，焊料膏P1～P3、P11～P13也被冷却，从而形成第1导电性接合材料v1、第2导电性接合材料v2以及第3导电性接合材料v3。经过以上的工序，完成电路基板10。
[效果]
根据电路基板10，能够抑制在第1绝缘体层12a和第2绝缘体层14a的接合时在作为信号导体层或电源导体层的第1导体层20以及第3导体层22产生机械损伤。更详细地，第1导体层20以及第3导体层22是信号导体层或电源导体层。第2导体层24、第4导体层26、第5导体层28以及第6导体层30是参考导体层或浮置导体层。将第2导体层24和第4导体层26电连接的第2导电性接合材料v2的数量以及将第5导体层28和第6导体层30电连接的第3导电性接合材料v3的数量比将第1导体层20和第3导体层22电连接的第1导电性接合材料v1的数量多。因此，即使在第1绝缘体层12a和第2绝缘体层14a的接合时在第2导体层24、第4导体层26、第5导体层28以及第6导体层30产生机械损伤，第2导体层24和第4导体层26的电连接以及第5导体层28和第6导体层30的电连接也不易被切断。另一方面，若在第1绝缘体层12a和第2绝缘体层14a的接合时在第1导体层20以及第3导体层22产生机械损伤，则第1导体层20和第3导体层22的电连接容易被切断。因此，需要抑制在第1导体层20以及第3导体层22产生机械损伤。
因此，在电路基板10中，第1贯通孔H1内的第1导电性接合材料v1的体积相对于第1贯通孔H1的体积所占的比例小于第2贯通孔H2内的第2导电性接合材料v2的体积相对于第2贯通孔H2的体积所占的比例。进而，第1贯通孔H1内的第1导电性接合材料v1的体积相对于第1贯通孔H1的体积所占的比例小于第3贯通孔H3内的所述第3导电性接合材料v3的体积相对于第3贯通孔H3的体积所占的比例。由此，在第1绝缘体层12a和第2绝缘体层14a的接合时，可降低第1导体层20以及第3导体层22从第1导电性接合材料v1受到的压力。其结果是，根据电路基板10，能够抑制在第1绝缘体层12a和第2绝缘体层14a的接合时在作为信号导体层或电源导体层的第1导体层20以及第3导体层22产生机械损伤。
在电路基板10中，在前后方向上观察，第2导体层24、第1导体层20以及第5导体层28从左向右依次排列。即，作为信号导体层或电源导体层的第1导体层20位于作为参考导体层或浮置导体层的第2导体层24与第5导体层28之间。因此，第1导体层20变得不易受到来自电路基板10的外部的噪声的影响。第1导体层20变得不易向电路基板10的外部辐射噪声。
在电路基板10中，第1绝缘体层12a的材料以及第2绝缘体层14a的材料为热塑性树脂，因此变得容易使电路基板10进行塑性变形。即，变得容易将电路基板10折弯而进行使用。
(第1变形例)
以下，参照附图对第1变形例涉及的电路基板10a进行说明。图5是电路基板10a的剖视图。
电路基板10a在第1导体层20、第3导体层22、第2导体层24、第4导体层26、第5导体层28以及第6导体层30的左右方向上的线宽度上与电路基板10不同。更详细地，在电路基板10a中，第1导体层20的左右方向上的线宽度以及第3导体层22的左右方向上的线宽度小于第2导体层24的左右方向上的线宽度、第4导体层26的左右方向上的线宽度、第5导体层28的左右方向上的线宽度以及第6导体层30的左右方向上的线宽度。电路基板10a的其它构造与电路基板10相同，因此省略说明。电路基板10a能够达到与电路基板10相同的作用效果。
根据电路基板10a，第1导体层20的左右方向上的线宽度以及第3导体层22的左右方向上的线宽度小于第2导体层24的左右方向上的线宽度、第4导体层26的左右方向上的线宽度、第5导体层28的左右方向上的线宽度以及第6导体层30的左右方向上的线宽度。因此，作为信号导体层或电源导体层的第1导体层20以及第3导体层22容易受到机械损伤。这样的电路基板10a适合于应用如下构造的情况，该构造是能够抑制在第1绝缘体层12a和第2绝缘体层14a的接合时在作为信号导体层或电源导体层的第1导体层20以及第3导体层22产生机械损伤的构造。
(第2变形例)
以下，参照附图对第2变形例涉及的电路基板10b进行说明。图6是电路基板10b的剖视图。
电路基板10b与电路基板10的不同点在于，第2导电性接合材料V2被分割为第2导电性接合材料v2a、v2b以及第3导电性接合材料v3被分割为第3导电性接合材料v3a、v3b。电路基板10b的其它构造与电路基板10相同，因此省略说明。电路基板10b能够达到与电路基板10相同的作用效果。
(第3变形例)
以下，参照附图对第3变形例涉及的电路基板10c进行说明。图7是电路基板10c的剖视图。
电路基板10c在间隔层16的材料上与电路基板10不同。更详细地，间隔层16的材料与第1绝缘体层12a的材料以及第2绝缘体层14a的材料不同。间隔层16的介电常数比第1绝缘体层12a的介电常数以及第2绝缘体层14a的介电常数低。例如，在第1绝缘体层12a的材料以及第2绝缘体层14a的材料为聚酰亚胺的情况下，这样的间隔层16的材料为液晶聚合物、PTFE。电路基板10c的其它构造与电路基板10相同，因此省略说明。电路基板10c能够达到与电路基板10相同的作用效果。
根据电路基板10c，可降低在第1导体层20以及第3导体层22传输的高频信号的损耗。更详细地，间隔层16的介电常数比第1绝缘体层12a的介电常数以及第2绝缘体层14a的介电常数低。此外，也可以是，间隔层16的介电损耗角正切比第1绝缘体层12a的介电损耗角正切以及第2绝缘体层14a的介电损耗角正切低。由此，第1导体层20以及第3导体层22的周围的介电常数变低。因此，可降低高频信号的介电损耗。其结果是，根据电路基板10c，可降低在第1导体层20以及第3导体层22传输的高频信号的损耗。
(第4变形例)
以下，参照附图对第4变形例涉及的电路基板10d进行说明。图8是电路基板10d的剖视图。
电路基板10d与电路基板10c的不同点在于，具备基板12、14。基板12具有从下向上依次层叠了第1绝缘体层12a～12c的构造。基板14具有从上向下依次层叠了第2绝缘体层14a～14c的构造。电路基板10d的其它构造与电路基板10c相同，因此省略说明。电路基板10d能够达到与电路基板10c相同的作用效果。
(电子设备)
以下，参照附图对具备电路基板10的电子设备100进行说明。图9是示出了电子设备100的一部分的图。
电子设备100具备壳体102以及电路基板10。壳体102容纳电路基板10。电路基板10被折弯。更详细地，电路基板10具有第1区域A1、第2区域A2以及第3区域A3。第1区域A1以及第3区域A3是电路基板10未被折弯的区域。第2区域A2是电路基板10被折弯的区域。
在此，将第1区域A1以及第3区域A3中的上下方向定义为Z轴方向。第2区域A2相对于第1区域A1在Z轴方向上被折弯。所谓电路基板10被折弯，意味着通过对电路基板10施加外力而使电路基板10变形。电路基板10的变形可以是弹性变形，也可以是塑性变形，还可以是弹性变形以及塑性变形。另外，电子设备100也可以代替电路基板10而具备电路基板10a～10d中的至少一者。
(其它实施方式)
本实用新型涉及的电路基板并不限于电路基板10、10a～10d，能够在其主旨的范围内进行变更。另外，也可以将电路基板10、10a～10d的结构任意地组合。
另外，在电路基板10、10a～10d中，第5导体层28、第6导体层30以及第3导电性接合材料v3不是必需的构成要件。
另外，间隔层16例如也可以由多孔质材料制作。在间隔层16中，也可以在第1导电性接合材料v1、第2导电性接合材料V2、v2a以及第3导电性接合材料v3、v3a以外的部分设置有贯通孔。通过在上下方向上观察与第1导体层20重叠的位置设置贯通孔，从而第1导体层20的周围的介电常数下降。由此，可抑制在第1导体层20传输的高频信号产生介电损耗。
另外，间隔层16也可以不与第1绝缘体层12a接触。因此，也可以在第1绝缘体层12a与间隔层16之间存在空隙。不过，在第1绝缘体层12a与间隔层16之间不存在绝缘体层。间隔层16也可以不与第2绝缘体层14a接触。因此，也可以在第2绝缘体层14a与间隔层16之间存在空隙。不过，在第2绝缘体层14a与间隔层16之间不存在绝缘体层。
另外，间隔层16也可以不固定于第1绝缘体层12a。间隔层16也可以不固定于第2绝缘体层14a。
另外，也可以是，第1绝缘体层12a的材料或第2绝缘体层14a的材料中的至少一者为热塑性树脂。
另外，第1绝缘体层12a的材料以及第2绝缘体层14a的材料也可以是热塑性树脂以外的材料。在该情况下，间隔层16也可以是将第1绝缘体层12a和第2绝缘体层14a接合的粘接层。
另外，在上下方向上观察，所述第1导电性接合材料v1的面积也可以为第2导电性接合材料v2的面积以下。
另外，第1导电性接合材料v1的材料、第2导电性接合材料v2的材料以及第3导电性接合材料v3的材料也可以是焊料以外的材料。第1导电性接合材料v1、第2导电性接合材料v2以及第3导电性接合材料v3例如也可以是过孔导体。过孔导体可通过如下方式得到，即，在贯通孔填充导电性膏，并通过加热使导电性膏固化。导电性膏是金属粉末和树脂的混合物。导电性膏通过丝网印刷涂敷于导体层。在该情况下，在电路基板10中，第1导体层20的左右方向上的线宽度以及第3导体层22的左右方向上的线宽度大于第2导体层24的左右方向上的线宽度、第4导体层26的左右方向上的线宽度、第5导体层28的左右方向上的线宽度以及第6导体层30的左右方向上的线宽度。因此，第1导体层20以及第3导体层22上的导电性膏与第2导体层24上、第4导体层26上、第5导体层28上以及第6导体层30上的导电性膏相比，被刮板刮掉更多。因此，第1导体层20上以及第3导体层22上的导电性膏的上下方向上的高度变得比第2导体层24上、第4导体层26上、第5导体层28上以及第6导体层30上的导电性膏的上下方向上的高度低。由此，第1贯通孔H1内的第1导电性接合材料v1的体积相对于第1贯通孔H1的体积所占的比例变得小于第2贯通孔H2内的第2导电性接合材料v2的体积相对于第2贯通孔H2的体积所占的比例。第1贯通孔H1内的第1导电性接合材料v1的体积相对于第1贯通孔H1的体积所占的比例变得小于第3贯通孔H3内的所述第3导电性接合材料v3的体积相对于第3贯通孔H3的体积所占的比例。
另外，第1导电性接合材料v1的材料、第2导电性接合材料v2的材料以及第3导电性接合材料v3的材料例如也可以是导电性粘接剂。
另外，也可以设置有多个第1导电性接合材料v1。
另外，电路基板10的制造方法并不限于已说明的制造方法。电路基板10的制造方法例如也可以通过以下的工序来进行。将第1绝缘体层12a、第2绝缘体层14a单独地进行加热而使焊料膏P1～P3、P11～P13熔融，从而形成焊料预涂覆状态。然后，通过清洗将助熔剂除去。预涂覆的状态的焊料膏P1的厚度和焊料膏P11的厚度的合计大于间隔层16的厚度。在该状态下，将第1绝缘体层12a、间隔层16以及第2绝缘体层14a重叠地叠放，一边均匀地施加压力一边同时进行加热而使其熔融。
第1导体层20以及第3导体层22也可以是连接第1导电性接合材料v1的焊盘。在上下方向上观察，焊盘不具有线形状，而具有矩形形状。在该情况下，在第1导体层20的上方进一步连接导电性接合材料，在第3导体层22的下方进一步连接导电性接合材料。像这样，在本实用新型中，信号导体层以及电源导体层不仅包含线形状的导体层，还包含矩形形状的焊盘。
另外，在图1中，第2导体层24以及第5导体层28也可以在所图示的区域外相连。在该情况下，第2导体层24以及第5导体层28也可以形成在上下方向上观察具有环形形状的一个导体。同样地，第4导体层26以及第6导体层30也可以在所图示的区域外相连。在该情况下，第4导体层26以及第6导体层30也可以形成在上下方向上观察具有环形形状的一个导体。
另外，也可以在第1导体层20以及第3导体层22的下方和/或上方设置有参考导体层。
另外，也可以在第1导体层20或第3导体层22中的一者涂敷焊料膏。在该情况下，涂敷于第1导体层20或第3导体层22的焊料膏的量变得比图3中的焊料膏P11或焊料膏P1的量多。也可以在第2导体层24或第4导体层26中的一者涂敷焊料膏。在该情况下，涂敷于第2导体层24或第4导体层26的焊料膏的量变得比图3中的焊料膏P12或焊料膏P2的量多。也可以在第5导体层28或第6导体层30中的一者涂敷焊料膏。在该情况下，涂敷于第5导体层28或第6导体层30的焊料膏的量变得比图3中的焊料膏P13或焊料膏P3的量多。
本申请的实用新型具备以下的构造。
(1)一种电路基板，具备：
第1绝缘体层，具有在上下方向上排列的两个主面；
第2绝缘体层，位于所述第1绝缘体层的下方，且具有在上下方向上排列的两个主面；
间隔层，位于所述第1绝缘体层与所述第2绝缘体层之间，且具有在上下方向上排列的两个主面；
第1导体层，位于所述第1绝缘体层与所述间隔层之间，且为传输信号的信号导体层或与电源电位连接的电源导体层；
第2导体层，位于所述第1绝缘体层与所述间隔层之间，且为与参考电位连接的参考导体层或成为浮置状态的浮置导体层；
第3导体层，位于所述第2绝缘体层与所述间隔层之间，且为传输信号的信号导体层或与电源电位连接的电源导体层，并且在上下方向上观察，与所述第1导体层重叠；
第4导体层，位于所述第2绝缘体层与所述间隔层之间，且为与参考电位连接的参考导体层或成为浮置状态的浮置导体层，并且在上下方向上观察，与所述第2导体层重叠；
第1导电性接合材料；以及
第2导电性接合材料，
在所述间隔层设置有第1贯通孔以及第2贯通孔，
所述第1导电性接合材料设置于所述第1贯通孔，且与所述第1导体层以及所述第3导体层接触，
所述第2导电性接合材料设置于所述第2贯通孔，且与所述第2导体层以及所述第4导体层接触，
所述第1贯通孔内的所述第1导电性接合材料的体积相对于所述第1贯通孔的体积所占的比例小于所述第2贯通孔内的所述第2导电性接合材料的体积相对于所述第2贯通孔的体积所占的比例。
(2)根据(1)所述的电路基板，其中，
所述间隔层与所述第1绝缘体层以及所述第2绝缘体层接触。
(3)根据(1)或(2)所述的电路基板，其中，
所述间隔层固定在所述第1绝缘体层以及所述第2绝缘体层。
(4)根据(1)至(3)中的任一项所述的电路基板，其中，
所述电路基板还具备：
第5导体层，位于所述第1绝缘体层与所述间隔层之间，且为与参考电位连接的参考导体层或成为浮置状态的浮置导体层；
第6导体层，位于所述第2绝缘体层与所述间隔层之间，且为与参考电位连接的参考导体层或成为浮置状态的浮置导体层，并且在上下方向上观察，与所述第5导体层重叠；以及
第3导电性接合材料，
在所述间隔层设置有第3贯通孔，
所述第3导电性接合材料设置于所述第3贯通孔，且与所述第5导体层以及所述第6导体层接触，
所述第1贯通孔内的所述第1导电性接合材料的体积相对于所述第1贯通孔的体积所占的比例小于所述第3贯通孔内的所述第3导电性接合材料的体积相对于所述第3贯通孔的体积所占的比例，
前后方向与上下方向正交，
所述第1导体层至第6导体层在前后方向上延伸，
左右方向与上下方向以及前后方向正交，
在前后方向上观察，所述第2导体层、所述第1导体层以及所述第5导体层从左向右依次排列。
(5)根据(1)至(4)中的任一项所述的电路基板，其中，
在上下方向上观察，所述第1导电性接合材料的面积大于所述第2导电性接合材料的面积。
(6)根据(1)至(5)中的任一项所述的电路基板，其中，
所述第1绝缘体层的材料或所述第2绝缘体层的材料中的至少一者为热塑性树脂。
(7)根据(1)至(6)中的任一项所述的电路基板，其中，
所述电路基板具有第1区域以及第2区域，
Z轴方向是所述第1区域中的上下方向，
所述第2区域相对于所述第1区域在Z轴方向上被折弯。
(8)一种电子设备，具备(1)至(7)中的任一项所述的电路基板。
附图标记说明
10、10a～10d：电路基板；
12、14：基板；
12a～12c：第1绝缘体层；
14a～14c：第2绝缘体层；
16：间隔层；
20：第1导体层；
22：第3导体层；
24：第2导体层；
26：第4导体层；
28：第5导体层；
30：第6导体层；
100：电子设备；
H1：第1贯通孔；
H2：第2贯通孔；
H3：第3贯通孔；
v1：第1导电性接合材料；
v2、v2a：第2导电性接合材料；
v3、v3a：第3导电性接合材料。
Claims (8)
1.一种电路基板，其特征在于，具备：
第1绝缘体层，具有在上下方向上排列的两个主面；
第2绝缘体层，位于所述第1绝缘体层的下方，且具有在上下方向上排列的两个主面；
间隔层，位于所述第1绝缘体层与所述第2绝缘体层之间，且具有在上下方向上排列的两个主面；
第1导体层，位于所述第1绝缘体层与所述间隔层之间，且为传输信号的信号导体层或与电源电位连接的电源导体层；
第2导体层，位于所述第1绝缘体层与所述间隔层之间，且为与参考电位连接的参考导体层或成为浮置状态的浮置导体层；
第3导体层，位于所述第2绝缘体层与所述间隔层之间，且为传输信号的信号导体层或与电源电位连接的电源导体层，并且在上下方向上观察，与所述第1导体层重叠；
第4导体层，位于所述第2绝缘体层与所述间隔层之间，且为与参考电位连接的参考导体层或成为浮置状态的浮置导体层，并且在上下方向上观察，与所述第2导体层重叠；
第1导电性接合材料；以及
第2导电性接合材料，
在所述间隔层设置有第1贯通孔以及第2贯通孔，
所述第1导电性接合材料设置于所述第1贯通孔，且与所述第1导体层以及所述第3导体层接触，
所述第2导电性接合材料设置于所述第2贯通孔，且与所述第2导体层以及所述第4导体层接触，
所述第1贯通孔内的所述第1导电性接合材料的体积相对于所述第1贯通孔的体积所占的比例小于所述第2贯通孔内的所述第2导电性接合材料的体积相对于所述第2贯通孔的体积所占的比例。
2.根据权利要求1所述的电路基板，其特征在于，
所述间隔层与所述第1绝缘体层以及所述第2绝缘体层接触。
3.根据权利要求1或权利要求2所述的电路基板，其特征在于，
所述间隔层固定在所述第1绝缘体层以及所述第2绝缘体层。
4.根据权利要求1或权利要求2所述的电路基板，其特征在于，
所述电路基板还具备：
第5导体层，位于所述第1绝缘体层与所述间隔层之间，且为与参考电位连接的参考导体层或成为浮置状态的浮置导体层；
第6导体层，位于所述第2绝缘体层与所述间隔层之间，且为与参考电位连接的参考导体层或成为浮置状态的浮置导体层，并且在上下方向上观察，与所述第5导体层重叠；以及
第3导电性接合材料，
在所述间隔层设置有第3贯通孔，
所述第3导电性接合材料设置于所述第3贯通孔，且与所述第5导体层以及所述第6导体层接触，
所述第1贯通孔内的所述第1导电性接合材料的体积相对于所述第1贯通孔的体积所占的比例小于所述第3贯通孔内的所述第3导电性接合材料的体积相对于所述第3贯通孔的体积所占的比例，
前后方向与上下方向正交，
所述第1导体层至第6导体层在前后方向上延伸，
左右方向与上下方向以及前后方向正交，
在前后方向上观察，所述第2导体层、所述第1导体层以及所述第5导体层从左向右依次排列。
5.根据权利要求1或权利要求2所述的电路基板，其特征在于，
在上下方向上观察，所述第1导电性接合材料的面积大于所述第2导电性接合材料的面积。
6.根据权利要求1或权利要求2所述的电路基板，其特征在于，
所述第1绝缘体层的材料或所述第2绝缘体层的材料中的至少一者为热塑性树脂。
7.根据权利要求1或权利要求2所述的电路基板，其特征在于，
所述电路基板具有第1区域以及第2区域，
Z轴方向是所述第1区域中的上下方向，
所述第2区域相对于所述第1区域在Z轴方向上被折弯。
8.一种电子设备，其特征在于，
具备权利要求1或权利要求2所述的电路基板。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021088927 | 2021-05-27 | ||
| JP2021-088927 | 2021-05-27 | ||
| PCT/JP2022/019778 WO2022249877A1 (ja) | 2021-05-27 | 2022-05-10 | 回路基板及び電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN220210656U true CN220210656U (zh) | 2023-12-19 |
Family
ID=84229938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202290000200.5U Active CN220210656U (zh) | 2021-05-27 | 2022-05-10 | 电路基板以及电子设备 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN220210656U (zh) |
| WO (1) | WO2022249877A1 (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5881400B2 (ja) * | 2011-12-13 | 2016-03-09 | 三菱電機株式会社 | 高周波伝送線路 |
| WO2014069061A1 (ja) * | 2012-10-31 | 2014-05-08 | 株式会社村田製作所 | 高周波信号線路及びその製造方法 |
| WO2019131647A1 (ja) * | 2017-12-28 | 2019-07-04 | 株式会社村田製作所 | 基板、および基板接合構造 |
| WO2019130978A1 (ja) * | 2017-12-28 | 2019-07-04 | 株式会社村田製作所 | 基板接合構造 |
| WO2019146253A1 (ja) * | 2018-01-23 | 2019-08-01 | 株式会社村田製作所 | 基板接合構造 |
-
2022
- 2022-05-10 CN CN202290000200.5U patent/CN220210656U/zh active Active
- 2022-05-10 WO PCT/JP2022/019778 patent/WO2022249877A1/ja active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2022249877A1 (ja) | 2022-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101017874B1 (ko) | 전송 케이블 | |
| US8238109B2 (en) | Flex-rigid wiring board and electronic device | |
| US8609991B2 (en) | Flex-rigid wiring board and method for manufacturing the same | |
| KR100259999B1 (ko) | 다층회로기판 및 그 제조방법 | |
| CN102612274A (zh) | 配线基板及其制造方法 | |
| US10644371B2 (en) | Multilayer substrate comprising a flexible element assembly and conductor layers | |
| US10028388B2 (en) | Component-embedded substrate | |
| KR101565690B1 (ko) | 회로기판, 회로기판 제조방법, 전자부품 패키지 및 전자부품 패키지 제조방법 | |
| CN220210656U (zh) | 电路基板以及电子设备 | |
| JP5332880B2 (ja) | 電気特性に優れた基板接続構造を有する電子装置 | |
| JP6593448B2 (ja) | 樹脂基板、部品実装樹脂基板、および、部品実装樹脂基板の製造方法 | |
| JP6593447B2 (ja) | 樹脂基板、部品実装樹脂基板、樹脂基板の製造方法、部品実装樹脂基板の製造方法 | |
| US11470726B2 (en) | Connecting electronic components to mounting substrates | |
| US10531558B2 (en) | Electronic module having electromagnetic shielding structure and manufacturing method thereof | |
| US20230268256A1 (en) | Electronic package structure and manufacturing method thereof | |
| JP6848119B1 (ja) | 複合配線基板、パッケージおよび電子機器 | |
| US20240055744A1 (en) | Multilayer substrate, method for manufacturing multilayer substrate, and electronic device | |
| WO2023157747A1 (ja) | 回路モジュール | |
| JP2007306314A (ja) | 導波管接続構造とその製造方法 | |
| JP4388168B2 (ja) | 樹脂成形基板 | |
| CN116666367A (zh) | 电子封装结构及其制造方法 | |
| KR200157893Y1 (ko) | 경연성 다층 인쇄회로기판 | |
| CN115274576A (zh) | 半导体封装装置及其制造方法 | |
| KR100389491B1 (ko) | 액정표시장치및그제조방법 | |
| CN114258735A (zh) | 配线板的连接构造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |