CN220106484U - 一种电子芯片与层状封装体的烧结夹具 - Google Patents
一种电子芯片与层状封装体的烧结夹具 Download PDFInfo
- Publication number
- CN220106484U CN220106484U CN202321580144.XU CN202321580144U CN220106484U CN 220106484 U CN220106484 U CN 220106484U CN 202321580144 U CN202321580144 U CN 202321580144U CN 220106484 U CN220106484 U CN 220106484U
- Authority
- CN
- China
- Prior art keywords
- plate
- base
- base plate
- cover plate
- bottom plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005245 sintering Methods 0.000 title claims abstract description 27
- 238000005538 encapsulation Methods 0.000 claims 1
- 238000003466 welding Methods 0.000 abstract description 13
- 230000004907 flux Effects 0.000 abstract description 11
- 239000000463 material Substances 0.000 abstract description 11
- 238000005476 soldering Methods 0.000 abstract description 11
- 238000000034 method Methods 0.000 abstract description 10
- 238000004806 packaging method and process Methods 0.000 abstract description 8
- 238000004064 recycling Methods 0.000 abstract description 4
- 239000003292 glue Substances 0.000 description 7
- 239000004020 conductor Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 238000005554 pickling Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Furnace Charging Or Discharging (AREA)
Abstract
本实用新型提供一种电子芯片与层状封装体的烧结夹具，包括底板、垫板和盖板，底板表面设有限位槽，垫板和盖板表面均设有限位孔，层状封装体包括基台和承台，承台表面设有容置槽，盖板、垫板和底板自上而下依序叠装在一起，并且使基台容纳于限位槽内，承台贯穿限位孔，垫板厚度与限位槽深度之和大于基台高度。采用本实用新型的技术方案，在底板与盖板之间还夹塞有垫板，在烧结工序中，使基台表面与盖板底面之间预留有足够的间隙，飞溅的焊接材料、助焊剂难以使垫板与盖板、垫板与底板粘接固化在一起，使操作者在拆卸夹具时，便于对垫板与盖板、垫板与底板进行分离，提高了该夹具的装卸效率，为提高该夹具的重复利用率奠定了基础。
Description
技术领域
本实用新型属于电子芯片烧结夹具技术领域，尤其是一种电子芯片与层状封装体的烧结夹具。
背景技术
如今，各种电子产品的应用非常广泛，这些电子产品中均包含若干电子芯片，电子芯片的产量和需求与日俱增，随着大规模集成电路的发展，集成电路芯片的外形尺寸日益减小，各种集成电路芯片通常先进行封装，再应用于各种电子产品中，电子芯片的封装形式众多，当电子芯片制备后，则需要将电子芯片烧结于封装体内进行固定，并将电子芯片的相应引脚引出封装结构以外，烧结一般采用焊接方式，焊接时，焊接材料、助焊剂在高温下容易向外流动溢出，难以控制。
而现有技术中，公开号为：“CN103779242B”的专利文献，公开了一种台阶封装基板控胶方法，包括：第一步骤，对形成有凹槽的封装结构的内层单片进行酸洗，然后在凹槽位置丝印一层可剥胶；第二步骤，对丝印有可剥胶的结构进行烘烤，使可剥胶固化成型；第三步骤，可剥胶固化成型后将内层单片进行棕化，并进行层压以形成多层板；第四步骤，在成品铣切前去掉可剥胶以暴露可剥胶下的导体。该专利技术通过控制流胶用量，在一定程度上缓解了流胶残留在凹槽位置外露的导体处的问题，然而，在烧结过程中，焊接材料、助焊剂在高温下还容易飞溅附着在夹具中毫不相关的两个零部件的表面上，导致使毫不相关的两个零部件粘接在一起，烧结工序结束后，在拆卸夹具时，操作者往往对这类零部件难以进行分离，影响了对夹具的重复利用。
实用新型内容
为解决上述技术问题，本实用新型提供了一种电子芯片与层状封装体的烧结夹具。
本实用新型通过以下技术方案得以实现。
本实用新型提供一种电子芯片与层状封装体的烧结夹具，包括底板、垫板和盖板，所述底板表面设有限位槽，所述垫板和盖板表面均设有限位孔，所述层状封装体包括基台和承台，所述承台表面设有容置槽，所述盖板、垫板和底板自上而下依序叠装在一起，并且使所述基台容纳于所述限位槽内，所述承台贯穿所述限位孔，所述垫板厚度与限位槽深度之和大于所述基台高度。
所述底板表面设有定位柱，所述盖板、垫板表面均设有相应的定位孔，当所述盖板、垫板和底板自上而下依序叠装在一起时，定位柱套合于定位孔内。
所述底板整体为矩形体形状，所述定位柱设置于所述底板四角处。
所述盖板俯视投影为工字形状。
所述基台、承台均为矩形体形状，并且所述承台的体积小于所述基台的体积，所述限位槽、限位孔的俯视投影均为矩形。
所述限位槽数量为多个，多个限位槽沿着所述底板长度方向按照线性阵列布置。
所述限位槽数量为6个。
所述基台与承台是一体制造成形的。
本实用新型的有益效果在于：采用本实用新型的技术方案，相比于现有技术，在底板与盖板之间还夹塞有垫板，由于垫板厚度与限位槽深度之和大于基台高度，在烧结工序中，使基台表面与盖板底面之间预留有足够的间隙，即使焊接材料、助焊剂在高温下飞溅附着在底板、垫板或盖板的表面，由于垫板与盖板之间、垫板与底板之间接触面积均较小，焊接材料、助焊剂难以使垫板与盖板、垫板与底板粘接固化在一起，从而使操作者在拆卸夹具时，便于对垫板与盖板、垫板与底板进行分离，提高了该夹具的装卸效率，为提高该夹具的重复利用率奠定了基础。
附图说明
图1是本实用新型的结构示意图；
图2是本实用新型的主视图；
图3是本实用新型的俯视图；
图4是本实用新型底板的主视图；
图5是本实用新型底板的左视图；
图6是本实用新型垫板的俯视图；
图7是本实用新型盖板的俯视图；
图8是本实用新型层状封装体的结构示意图。
图中：1-底板，2-垫板，3-盖板，4-限位槽，5-限位孔，6-层状封装体，7-基台，8-承台，9-容置槽，10-定位柱，11-定位孔。
具体实施方式
下面进一步描述本实用新型的技术方案，但要求保护的范围并不局限于所述。
如图1至图8所示，本实用新型提供一种电子芯片与层状封装体的烧结夹具，包括底板1、垫板2和盖板3，底板1表面设有限位槽4，垫板2和盖板3表面均设有限位孔5，层状封装体6包括基台7和承台8，承台8表面设有容置槽9，盖板3、垫板2和底板1自上而下依序叠装在一起，并且使基台7容纳于限位槽4内，承台8贯穿限位孔5，垫板2厚度与限位槽4深度之和大于基台7高度。
采用本实用新型的技术方案，相比于现有技术，在底板与盖板之间还夹塞有垫板，由于垫板2厚度与限位槽4深度之和大于基台7高度，在烧结工序中，使基台表面与盖板底面之间预留有足够的间隙，即使焊接材料、助焊剂在高温下飞溅附着在底板、垫板或盖板的表面，由于垫板与盖板之间、垫板与底板之间接触面积均较小，焊接材料、助焊剂难以使垫板与盖板、垫板与底板粘接固化在一起，从而使操作者在拆卸夹具时，便于对垫板与盖板、垫板与底板进行分离，提高了该夹具的装卸效率，为提高该夹具的重复利用率奠定了基础。
具体的，底板1表面设有定位柱10，盖板3、垫板2表面均设有相应的定位孔11，当盖板3、垫板2和底板1自上而下依序叠装在一起时，定位柱10套合于定位孔11内。优选底板1整体为矩形体形状，定位柱10设置于底板1四角处。采用本实用新型的技术方案，通过设置定位柱10于定位孔11的配合结构，便于用户在装配夹具时，对底板1、垫板2和盖板3各个零部件进行找正，改善了该夹具的装配效率。
另外，盖板3俯视投影为工字形状。基台7、承台8均为矩形体形状，并且承台8的体积小于基台7的体积，限位槽4、限位孔5的俯视投影均为矩形。限位槽4数量为多个，多个限位槽4沿着底板1长度方向按照线性阵列布置。限位槽4数量为6个。基台7与承台8是一体制造成形的。现有技术中，对该类型电子芯片与层状封装体进行烧结时，为节省原材料，降低夹具制作成本，通常烧结夹具仅包括底板1和盖板3，底板1表面设有限位槽4，盖板3表面均设有限位孔5，限位槽4和限位孔5用于对层状封装体6进行定位，层状封装体6包括基台7和承台8，承台8表面设有容置槽9，当将电子芯片烧结于容置槽9内时，焊接材料、助焊剂在高温下容易飞溅附着在底板、盖板的表面，由于现有技术中底板与盖板直接接触，使底板与盖板容易粘接在一起，当烧结工序结束后，操作者在拆卸夹具时，底板与盖板则难以进行分离，影响了该夹具的装卸效率，并且影响了该夹具的重复利用，而采用本实用新型的技术方案，由于底板1与盖板3之间还及夹塞有垫板2，底板1表面设有限位槽4，垫板2和盖板3表面均设有限位孔5，限位槽4和限位孔5用于对层状封装体6进行定位，又由于垫板2厚度与限位槽4深度之和大于基台7高度，在烧结工序中，使基台表面与盖板底面之间预留有足够的间隙，即使焊接材料、助焊剂在高温下飞溅附着在底板、垫板或盖板的表面，由于垫板与盖板之间、垫板与底板之间接触面积均较小，底板与盖板没有直接接触，焊接材料、助焊剂难以使垫板与盖板、垫板与底板粘接固化在一起，从而使操作者在烧结工序结束后，对夹具进行拆卸时，便于对垫板与盖板、垫板与底板进行分离，提高了该夹具的装卸效率，为提高该夹具的重复利用率奠定了基础。
Claims (8)
1.一种电子芯片与层状封装体的烧结夹具，其特征在于：包括底板(1)、垫板(2)和盖板(3)，所述底板(1)表面设有限位槽(4)，所述垫板(2)和盖板(3)表面均设有限位孔(5)，所述层状封装体(6)包括基台(7)和承台(8)，所述承台(8)表面设有容置槽(9)，所述盖板(3)、垫板(2)和底板(1)自上而下依序叠装在一起，并且使所述基台(7)容纳于所述限位槽(4)内，所述承台(8)贯穿所述限位孔(5)，所述垫板(2)厚度与限位槽(4)深度之和大于所述基台(7)高度。
2.如权利要求1所述的一种电子芯片与层状封装体的烧结夹具，其特征在于：所述底板(1)表面设有定位柱(10)，所述盖板(3)、垫板(2)表面均设有相应的定位孔(11)，当所述盖板(3)、垫板(2)和底板(1)自上而下依序叠装在一起时，定位柱(10)套合于定位孔(11)内。
3.如权利要求2所述的一种电子芯片与层状封装体的烧结夹具，其特征在于：所述底板(1)整体为矩形体形状，所述定位柱(10)设置于所述底板(1)四角处。
4.如权利要求1或2所述的一种电子芯片与层状封装体的烧结夹具，其特征在于：所述盖板(3)俯视投影为工字形状。
5.如权利要求1所述的一种电子芯片与层状封装体的烧结夹具，其特征在于：所述基台(7)、承台(8)均为矩形体形状，并且所述承台(8)的体积小于所述基台(7)的体积，所述限位槽(4)、限位孔(5)的俯视投影均为矩形。
6.如权利要求1或5所述的一种电子芯片与层状封装体的烧结夹具，其特征在于：所述限位槽(4)数量为多个，多个限位槽(4)沿着所述底板(1)长度方向按照线性阵列布置。
7.如权利要求6所述的一种电子芯片与层状封装体的烧结夹具，其特征在于：所述限位槽(4)数量为6个。
8.如权利要求1或5所述的一种电子芯片与层状封装体的烧结夹具，其特征在于：所述基台(7)与承台(8)是一体制造成形的。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202321580144.XU CN220106484U (zh) | 2023-06-20 | 2023-06-20 | 一种电子芯片与层状封装体的烧结夹具 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202321580144.XU CN220106484U (zh) | 2023-06-20 | 2023-06-20 | 一种电子芯片与层状封装体的烧结夹具 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN220106484U true CN220106484U (zh) | 2023-11-28 |
Family
ID=88869564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202321580144.XU Active CN220106484U (zh) | 2023-06-20 | 2023-06-20 | 一种电子芯片与层状封装体的烧结夹具 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN220106484U (zh) |
-
2023
- 2023-06-20 CN CN202321580144.XU patent/CN220106484U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3013347B2 (ja) | 半導体パッケージを製作する方法 | |
| CN108391368B (zh) | 一种埋铜块板制作方法 | |
| CN109618509B (zh) | 一种pcb的制造方法 | |
| WO2012068763A1 (zh) | 一种无载体栅格阵列ic芯片封装件及其制备方法 | |
| CN108811375B (zh) | 一种多层pcb盲槽垫片加工及填充方法 | |
| CN111565523A (zh) | 二阶埋铜块线路板的制作方法 | |
| CN220106484U (zh) | 一种电子芯片与层状封装体的烧结夹具 | |
| JPH05315651A (ja) | 側面発光型の半導体発光素子を製造する方法 | |
| CN101017785A (zh) | 半导体堆栈结构及其制法 | |
| JPH07106638A (ja) | チップ型発光ダイオードの製造方法 | |
| JPH0452623B2 (zh) | ||
| CN110767630A (zh) | SiP模块电磁屏蔽方法 | |
| US5231756A (en) | Process for manufacturing a multi-layer lead frame | |
| CN104103602B (zh) | 半导体封装件及其制法 | |
| CN216775150U (zh) | 一种便于pcba板双面灌胶的封装结构 | |
| CN103094127B (zh) | 用于封装igbt模块的直接键合铜基板的贴装夹具 | |
| CN2567768Y (zh) | 基板在晶片上的封装结构 | |
| CN101165886B (zh) | 可供半导体器件堆栈其上的半导体封装件及其制法 | |
| CN108848616A (zh) | 一种用于电路板粘接胶膜成型的结构及胶膜成型方法 | |
| CN210491359U (zh) | 一种层叠式pcb板及生产pcb板使用的压合治具 | |
| CN208063576U (zh) | 一种薄板芯板打铆钉治具 | |
| CN110571197A (zh) | 一种多芯片嵌入式abf封装结构及其制造方法 | |
| CN110581109A (zh) | 一种多芯片嵌入式异构封装结构及其制造方法 | |
| CN220493214U (zh) | 封装结构、电源模块、隔离收发模块及隔离变送器模块 | |
| CN221063386U (zh) | 一种用于磁芯与磁芯基板的点胶工装 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |