CN220065680U - 一种大电流双芯片3d封装产品 - Google Patents
一种大电流双芯片3d封装产品 Download PDFInfo
- Publication number
- CN220065680U CN220065680U CN202321454907.6U CN202321454907U CN220065680U CN 220065680 U CN220065680 U CN 220065680U CN 202321454907 U CN202321454907 U CN 202321454907U CN 220065680 U CN220065680 U CN 220065680U
- Authority
- CN
- China
- Prior art keywords
- frame
- heat dissipation
- chip
- dissipation frame
- lower heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 12
- 230000017525 heat dissipation Effects 0.000 claims abstract description 76
- 229910000679 solder Inorganic materials 0.000 claims abstract description 25
- 239000004033 plastic Substances 0.000 claims abstract description 18
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052802 copper Inorganic materials 0.000 claims abstract description 8
- 239000010949 copper Substances 0.000 claims abstract description 8
- 230000009977 dual effect Effects 0.000 claims 1
- 238000013461 design Methods 0.000 abstract description 13
- 238000009434 installation Methods 0.000 abstract description 5
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 239000000463 material Substances 0.000 abstract description 3
- 238000003466 welding Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- CWLVBFJCJXHUCF-RNPYNJAESA-N 4,8,12-trimethyltrideca 1,3,7,11-tetraene Chemical compound CC(C)=CCC\C(C)=C\CC\C(C)=C\C=C CWLVBFJCJXHUCF-RNPYNJAESA-N 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000011417 postcuring Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
一种大电流双芯片3D封装产品。涉及半导体产品。包括基台框架、上散热框架、下散热框架和一对芯片,一对芯片分别通过焊料连接在基台框架中安装部的顶、底部,所述上散热框架的安装部通过焊料连接位于上方的芯片,所述下散热框架的安装部通过焊料连接位于下方的芯片,所述上散热框架的安装部、基台框架的安装部和下散热框架的安装部通过塑封体封装。所述上散热框架的安装部和下散热框架的安装部朝向各自芯片的一侧设有凸台。所述上散热框架和下散热框架分别为铜材质。本实用新型在工作状态下,上散热框架、下散热框架能够同时散热,高效地将热量转移,保证大电流工作状态下芯片处的温度低于产品设计的Tj温度,提高产品使用的稳定性和使用寿命。
Description
技术领域
本实用新型涉及半导体产品,尤其涉及一种大电流双芯片3D封装产品。
背景技术
传统的双芯片电路半导体封装设计,首先将两颗芯片贴装在框架同一侧,通过烧结或Wire Bonding方式形成电路,然后通过传递模注塑采取半包或全包封装结构设计。这种产品设计方式的优点是工艺简单,产品体积可控,可以做到很小;缺点是大电流工作能力较差,产品导热金属体积小,散热面积小,散热能力差,高温和大电流使用工况下能力不可靠,需要辅助外接散热鳍片辅助散热,影响应用端电路设计。
实用新型内容
本实用新型针对以上问题,提供了一种结构简单,提高散热可靠性的大电流双芯片3D封装产品。
本实用新型的技术方案是:一种直插式大电流双芯片3D封装产品,包括基台框架、上散热框架、下散热框架和一对芯片,
一对芯片分别通过焊料连接在基台框架中安装部的顶、底部,
所述上散热框架的安装部通过焊料连接位于上方的芯片,
所述下散热框架的安装部通过焊料连接位于下方的芯片,
所述上散热框架的安装部、基台框架的安装部和下散热框架的安装部通过塑封体封装。
所述上散热框架的安装部和下散热框架的安装部朝向各自芯片的一侧设有凸台。
所述上散热框架和下散热框架分别为铜材质。
所述基台框架为铜材质。
所述焊料为锡膏或焊片。
所述基台框架呈片状,所述基台框架的引脚部伸出塑封体。
所述上散热框架的引脚部和下散热框架的引脚部分别伸出塑封体,
所述基台框架的引脚部位于上散热框架的引脚部和下散热框架的引脚部中间。
所述基台框架的引脚部、上散热框架的引脚部和下散热框架的引脚部位于同一平面。
所述上散热框架的安装部、下散热框架的安装部和塑封体上设有对应的通孔。
所述基台框架中安装部的顶、底部分别设有凸起。
本实用新型在工作中,采用两颗芯片垂直方向贴装设计,在工作状态下,上散热框架、下散热框架能够同时散热,高效地将热量转移,保证大电流工作状态下芯片处的温度低于产品设计的Tj温度,提高产品使用的稳定性和使用寿命。
附图说明
图1是本实用新型的结构示意图,
图2是图1的立体结构示意图,
图3是图1的内部结构示意图,
图4是下散热框架和芯片的连接结构示意图,
图5是基台框架和芯片的连接结构示意图,
图6是上散热框架、基台框架和下散热框架的结构示意图;
图中1是基台框架,11是安装部,12是引脚部,2是上散热框架,21是安装部,22是引脚部,3是下散热框架,31是安装部,32是引脚部,4是芯片,5是焊料,6是塑封体,7是凸台,8是通孔,9是凸起。
具体实施方式
下面详细描述本实用新型的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本实用新型,而不能理解为对本实用新型的限制。
在本实用新型的描述中,需要理解的是,术语“上”、 “下”、 “左”、 “右”、 “竖直”、“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本实用新型和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本实用新型的限制。在本实用新型的描述中,除非另有说明, “多个”的含义是两个或两个以上。
在本实用新型的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、 “相连”、 “连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接 ;可以是机械连接,也可以是电连接 ;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本实用新型中的具体含义。
如图1-6所示,一种直插式大电流双芯片3D封装产品,包括基台框架1、上散热框架2、下散热框架3和一对芯片4,上散热框架2和下散热框架3的结构相同;
一对芯片4分别通过焊料5连接在基台框架1中安装部11的顶、底部,
所述上散热框架2的安装部21通过焊料连接位于上方的芯片,
所述下散热框架3的安装部31通过焊料连接位于下方的芯片,
所述上散热框架2的安装部、基台框架1的安装部和下散热框架3的安装部通过塑封体6封装。
本实用新型在工作中,采用两颗芯片垂直方向贴装设计,即一对芯片分别连接在基台框架安装部的顶、底部;这样,在工作状态下,一芯片上方的上散热框架和另一芯片下方的下散热框架能够同时散热,高效地将热量转移,保证大电流工作状态下芯片处的温度低于产品设计的Tj温度,提高产品使用的稳定性和使用寿命。
本实用新型中的3D封装区别于传统的两颗芯片共面焊接在框架的同一侧的封装形式。
如图4所示,所述上散热框架2的安装部和下散热框架3的安装部朝向各自芯片的一侧设有凸台7。由于芯片的P面中间具有焊接窗口、四周具有绝缘保护环,
这样,通过设置凸台,配合芯片的P面焊接窗口,防止焊料融化后溢出到芯片侧面连接芯片的P面和N面造成短路。
如图5所示,所述基台框架1中安装部的顶、底部分别设有凸起9。这样,在芯片的P面连接基台框架时,凸起配合P面焊接窗口,避免焊料融化后溢出到芯片侧面连接芯片的P面和N面造成短路。
所述上散热框架2和下散热框架3分别为铜材质。铜材的导热系数为400 W/(m·K),方便散热。
所述基台框架1为铜材质。这样,作为焊接芯片的框架使用形成电路。
所述焊料5为锡膏或焊片。可根据实际工作需要进行选择设置。
所述基台框架1呈片状,所述基台框架1的引脚部12伸出塑封体6。便于芯片安装,以及引出中间的引脚部(两颗芯片共用的一个极性端),便于后续形成电路。
所述上散热框架2的引脚部22和下散热框架3的引脚部32分别伸出塑封体6,
所述基台框架1的引脚部12位于上散热框架2的引脚部22和下散热框架3的引脚部32中间,从而形成完整的电路。
所述基台框架1的引脚部12、上散热框架2的引脚部22和下散热框架3的引脚部32位于同一平面。这样,一方面,配合PCB板的直插式半导体的使用设计;另一方面,方便在量产中塑封模具和切筋成型模具的设计以及TMTT工序设计测试夹具。
所述上散热框架2的安装部、下散热框架3的安装部和塑封体6上设有对应的通孔8。设置通孔,方便将本产品通过安装螺丝锁在PCB板上进行固定,或用来安装散热鳍片辅助散热。
本实用新型中的大电流范围:电流规格根据封装芯片的规格定义,从几十安培到上千安培不等,本产品的优点是在大电流工作状态下能够快速将芯片产生的热量散发出去,保证芯片结温低于产品设计的极限值稳定工作。
本实用新型包括框架、芯片、焊料和环氧树脂(即塑封体),在加工中,按以下步骤操作:
1)、锡膏印刷:对待焊接的基台框架、上散热框架和下散热框架进行印刷锡膏作业备用;
2)、固晶:将待焊接芯片通过固晶设备贴装到印刷锡膏后的上散热框架和下散热框架上;
3)、组装:将上散热框架、下散热框架与固晶后的基台框架组装形成电路结构,并放进高温烘箱进行焊接;
4)、塑封及后道工序:通过塑封将焊接件包裹保护,后固化、电镀、切筋、TMTT和包装工序完成产品的整个生产作业。
本实用新型可以有效提高双芯片大电流工作状态下的稳定性以及强的散热能力,提高产品温升能力,对于有大电流使用需求的设备有极大的应用市场。
Claims (10)
1.一种大电流双芯片3D封装产品,其特征在于,包括基台框架、上散热框架、下散热框架和一对芯片,
一对芯片分别通过焊料连接在基台框架中安装部的顶、底部,
所述上散热框架的安装部通过焊料连接位于上方的芯片,
所述下散热框架的安装部通过焊料连接位于下方的芯片,
所述上散热框架的安装部、基台框架的安装部和下散热框架的安装部通过塑封体封装。
2.根据权利要求1所述的一种大电流双芯片3D封装产品,其特征在于,所述上散热框架的安装部和下散热框架的安装部朝向各自芯片的一侧设有凸台。
3.根据权利要求1所述的一种大电流双芯片3D封装产品,其特征在于,所述上散热框架和下散热框架分别为铜材质。
4.根据权利要求1所述的一种大电流双芯片3D封装产品,其特征在于,所述基台框架为铜材质。
5.根据权利要求1所述的一种大电流双芯片3D封装产品,其特征在于,所述焊料为锡膏或焊片。
6.根据权利要求1所述的一种大电流双芯片3D封装产品,其特征在于,所述基台框架呈片状,所述基台框架的引脚部伸出塑封体。
7.根据权利要求6所述的一种大电流双芯片3D封装产品,其特征在于,所述上散热框架的引脚部和下散热框架的引脚部分别伸出塑封体,
所述基台框架的引脚部位于上散热框架的引脚部和下散热框架的引脚部中间。
8.根据权利要求7所述的一种大电流双芯片3D封装产品,其特征在于,所述基台框架的引脚部、上散热框架的引脚部和下散热框架的引脚部位于同一平面。
9.根据权利要求1所述的一种大电流双芯片3D封装产品,其特征在于,所述上散热框架的安装部、下散热框架的安装部和塑封体上设有对应的通孔。
10.根据权利要求1所述的一种大电流双芯片3D封装产品,其特征在于,所述基台框架中安装部的顶、底部分别设有凸起。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202321454907.6U CN220065680U (zh) | 2023-06-08 | 2023-06-08 | 一种大电流双芯片3d封装产品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202321454907.6U CN220065680U (zh) | 2023-06-08 | 2023-06-08 | 一种大电流双芯片3d封装产品 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN220065680U true CN220065680U (zh) | 2023-11-21 |
Family
ID=88765926
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202321454907.6U Active CN220065680U (zh) | 2023-06-08 | 2023-06-08 | 一种大电流双芯片3d封装产品 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN220065680U (zh) |
-
2023
- 2023-06-08 CN CN202321454907.6U patent/CN220065680U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9917031B2 (en) | Semiconductor device, and method for assembling semiconductor device | |
US3922712A (en) | Plastic power semiconductor flip chip package | |
US9502327B2 (en) | Semiconductor device and method for manufacturing the same | |
CN110429075B (zh) | 高密度多侧面引脚外露的封装结构及其生产方法 | |
CN109727943A (zh) | 一种具有低热阻的半导体器件封装结构及其制造方法 | |
US10305008B2 (en) | Semiconductor module and method for manufacturing the same | |
CN114743947B (zh) | 基于to形式的功率器件封装结构及封装方法 | |
US7229855B2 (en) | Process for assembling a double-sided circuit component | |
CN220065680U (zh) | 一种大电流双芯片3d封装产品 | |
CN117293101A (zh) | 一种功率模组及其制作方法、功率设备 | |
CN202034361U (zh) | 一种半导体封装结构 | |
CN113659427B (zh) | 一种半导体激光器封装结构及封装方法 | |
CN216849941U (zh) | 一种新型可反向导通氮化镓功率器件 | |
CN112992818B (zh) | 一种功率器件及其制作方法 | |
CN210200717U (zh) | 一种采用绝缘封装的可控硅 | |
CN113707624A (zh) | 一种氮化镓功率器件及其封装方法 | |
CN212625548U (zh) | 一种散热型半导体封装件 | |
CN220604683U (zh) | 一种将半导体芯片垂直散热的封装结构 | |
CN220604667U (zh) | 一种无框式大功率mos封装模块及电路结构 | |
JP2660732B2 (ja) | 半導体装置 | |
CN214588813U (zh) | 一种反折弯内绝缘产品的封装结构 | |
CN220400582U (zh) | 智能功率模块的基板、智能功率模块和电子设备 | |
CN220895497U (zh) | 一种双面散热的半导体分立器 | |
CN221102058U (zh) | 一种氮化镓功率模块 | |
CN217655869U (zh) | 半导体封装组件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |