CN219999337U - 低噪声放大电路以及射频前端模组 - Google Patents

低噪声放大电路以及射频前端模组 Download PDF

Info

Publication number
CN219999337U
CN219999337U CN202321004957.4U CN202321004957U CN219999337U CN 219999337 U CN219999337 U CN 219999337U CN 202321004957 U CN202321004957 U CN 202321004957U CN 219999337 U CN219999337 U CN 219999337U
Authority
CN
China
Prior art keywords
module
switch module
electron mobility
high electron
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202321004957.4U
Other languages
English (en)
Inventor
唐哲
李镁钰
奉靖皓
倪建兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Radrock Shenzhen Technology Co Ltd
Original Assignee
Radrock Shenzhen Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Radrock Shenzhen Technology Co Ltd filed Critical Radrock Shenzhen Technology Co Ltd
Priority to CN202321004957.4U priority Critical patent/CN219999337U/zh
Application granted granted Critical
Publication of CN219999337U publication Critical patent/CN219999337U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/70Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Amplifiers (AREA)

Abstract

本申请提供一种低噪声放大电路以及射频前端模组,该低噪声放大电路中:第一开关模块的第一端连接控制信号源,第一开关模块的第二端连接于放大模块的第二端,第一开关模块的第三端连接于低噪声放大电路的输出端口;第二开关模块的第一端连接控制信号源,第二开关模块的第二端连接于低噪声放大电路的输入端口,第二开关模块的第三端连接于低噪声放大电路的输出端口;第一模块的第一端连接于第一电源;第一模块用于使第一开关模块导通或关断;且使第二开关模块导通或关断。本申请通过加入第一模块,可以控制第一开关模块第三端和第二开关模块的第三端的电压,使第一开关模块和第二开关模块同时断开,提高天线硬件接口与LNA输出端口之间的隔离度。

Description

低噪声放大电路以及射频前端模组
技术领域
本申请涉及射频技术领域,更具体地,涉及一种低噪声放大电路以及射频前端模组。
背景技术
前端模块(Front-end Modules,FEM)在工作时,前端模块的天线硬件接口(Antenna hardware interface,ANT)和低噪声放大器(Low Noise Amplifier,LNA)的输出口之间有时会需要具有高隔离度。
但是相关技术中ANT和LNA OUT之间的隔离度不够高,难以满足使用需求。
实用新型内容
鉴于上述问题,本申请提出了一种低噪声放大电路以及射频前端模组,以改善上述问题。
第一方面,本申请实施例提供了一种低噪声放大电路,该低噪声放大电路包括:放大模块、第一开关模块、第二开关模块以及第一模块;其中,放大模块的第一端连接于低噪声放大电路的输入端口;第一开关模块的第一端连接控制信号源,第一开关模块的第二端连接于放大模块的第二端;第一开关模块的第三端连接于低噪声放大电路的输出端口;第二开关模块的第一端连接控制信号源,第二开关模块的第二端连接于低噪声放大电路的输入端口,第二开关模块的第三端连接于低噪声放大电路的输出端口;第一模块的第一端连接于第一电源,第一模块的第二端连接于第一开关模块的第三端,第一模块的第三端连接于第二开关模块的第三端;第一模块用于在第一模块的第二端形成第一电压,以使第一开关模块导通或关断;且在第一模块的第三端形成第二电压,以使第二开关模块导通或关断。
可选地,第一模块包括开关单元;其中,开关单元的第一端用于连接第一电源,开关单元的第二端连接于第一开关模块的第三端,开关单元的第三端连接于第二开关模块的第三端。
可选地,开关单元为第一赝配高电子迁移率晶体管,第一赝配高电子迁移率晶体管的第一端用于连接第一电源,第一赝配高电子迁移率晶体管的第二端连接于第一开关模块的第三端,第一赝配高电子迁移率晶体管的第三端连接于第二开关模块的第三端。
可选地,第一赝配高电子迁移率晶体管的第一端为栅极,第一赝配高电子迁移率晶体管的第二端为源极,第一赝配高电子迁移率晶体管的第三端漏极。
可选地,第一模块包括第一电阻单元;其中,第一电阻单元的第一端用于连接第一电源,第一电阻单元的第二端分别连接于第一开关模块的第三端和第二开关模块的第三端。
可选地,第一开关模块为第二赝配高电子迁移率晶体管,第二赝配高电子迁移率晶体管的第一端连接于控制信号源,第二赝配高电子迁移率晶体管的第二端连接于放大模块的第二端;第二赝配高电子迁移率晶体管的第三端连接于低噪声放大电路的输出端口;第二开关模块为第三赝配高电子迁移率晶体管,第三赝配高电子迁移率晶体管的第一端连接于控制信号源,第三赝配高电子迁移率晶体管的第二端连接于低噪声放大电路的输入端口,第三赝配高电子迁移率晶体管的第三端连接于低噪声放大电路的输出端口。
可选地,第二赝配高电子迁移率晶体管的第一端为栅极,第二赝配高电子迁移率晶体管的第二端为漏极,第二赝配高电子迁移率晶体管的第三端为源极;第三赝配高电子迁移率晶体管的第一端为栅极,第三赝配高电子迁移率晶体管的第二端为漏极,第三赝配高电子迁移率晶体管的第三端为源极。
可选地,放大模块包括第一放大晶体管、第二放大晶体管、第二电源以及偏置单元;其中,第一放大晶体管的第一端分别连接于低噪声放大电路的输入端口和偏置单元的第一端,第一放大晶体管的第二端连接于第二放大晶体管的第三端,第一放大晶体管的第三端用于接地;第二放大晶体管的第一端连接于偏置单元的第二端,第二放大晶体管的第二端分别连接于第一开关模块的第二端和第二电源。
可选地,电路还包括:第一线圈、第二线圈、第一电容、第二电容、第三电容以及第四电容;其中,第一线圈的第一端连接于第二电源,第一线圈的第二端连接于第二放大晶体管的第二端;第二线圈的第一端连接于第一放大晶体管的第三端,第二线圈的第二端接地;第一电容的第一端连接于低噪声放大电路的输入端口,第一电容的第二端连接于第一放大晶体管的第一端;第二电容的第一端连接于低噪声放大电路的输入端口,第二电容的第二端连接于第二开关模块的第二端;第三电容的第一端连接于第二放大晶体管的第二端,第三电容的第二端连接于第一开关模块的第二端;第四电容的第一端连接于第一开关模块的第三端,第四电容的第二端连接于低噪声放大电路的输出端口。
第二方面,本申请实施例还提供了一种射频前端模组,包括如第一方面的低噪声放大电路。
本申请提供一种低噪声放大电路以及射频前端模组,该低噪声放大电路包括:放大模块、第一开关模块、第二开关模块以及第一模块;其中,放大模块的第一端连接于低噪声放大电路的输入端口;第一开关模块的第一端连接控制信号源,第一开关模块的第二端连接于放大模块的第二端;第一开关模块的第三端连接于低噪声放大电路的输出端口;第二开关模块的第一端连接控制信号源,第二开关模块的第二端连接于低噪声放大电路的输入端口,第二开关模块的第三端连接于低噪声放大电路的输出端口;第一模块的第一端连接于第一电源,第一模块的第二端连接于第一开关模块的第三端,第一模块的第三端连接于第二开关模块的第三端;第一模块用于在第一模块的第二端形成第一电压,以使第一开关模块导通或关断;且在第一模块的第三端形成第二电压,以使第二开关模块导通或关断。本申请通过加入第一模块,可以控制第一开关模块第三端和第二开关模块的第三端的电压,使第一开关模块和第二开关模块同时断开,提高天线硬件接口与LNA输出端口之间的隔离度。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,而不是全部的实施例。基于本申请实施例,本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施例及附图,都属于本申请保护的范围。
图1是本申请实施例提供的一种低噪声放大电路的结构示意图。
图2是本申请实施例提供的一种低噪声放大电路的第一模块的结构示意图。
图3是本申请实施例提供的一种低噪声放大电路的第一模块的另一结构示意图。
图4是本申请实施例提供的一种低噪声放大电路的另一结构示意图。
图5是本申请实施例提供的一种射频前端模组的结构示意图。
具体实施方式
为使本实用新型实施例的目的、技术方案和优点更加清楚,下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
前端模块(Front-end Modules,FEM)在工作时,前端模块的天线硬件接口(Antenna hardware interface,ANT)和低噪声放大器(Low Noise Amplifier,LNA)的输出口之间有时会需要具有高隔离度。
例如,在WIFI-FEM工作于Transmit模式下时,ANT端的能量较高,会泄露到LNA OUT口,因为WIFI的收发是TDD工作模式,所以ANT端的能量无法通过滤波降低,如果此状态下ANT to LNA OUT口隔离度不够高,则泄漏到LNA OUT口的能量会较高,影响FEM中的锁相环的锁频精度,使得发射频率产生偏差。
因此为了防止上述情况出现,ANT to LNA OUT口的隔离度一般需要达到45~50dB。
为了提高隔离度,可以关断第一开关模块和第二开关模块以将LNA中的通路均关断,例如把LNA中的Active通路和Bypass通路均关断,但是相关技术中难以同时断开第一开关模块和第二开关模块,导致ANT和LNA OUT之间的隔离度不够高,难以满足使用需求。
为了改善上述问题,发明人提出了本申请提供的低噪声放大电路以及射频前端模组,该低噪声放大电路包括:放大模块、第一开关模块、第二开关模块以及第一模块;其中,放大模块的第一端连接于低噪声放大电路的输入端口;第一开关模块的第一端连接控制信号源,第一开关模块的第二端连接于放大模块的第二端;第一开关模块的第三端连接于低噪声放大电路的输出端口;第二开关模块的第一端连接控制信号源,第二开关模块的第二端连接于低噪声放大电路的输入端口,第二开关模块的第三端连接于低噪声放大电路的输出端口;第一模块的第一端连接于第一电源,第一模块的第二端连接于第一开关模块的第三端,第一模块的第三端连接于第二开关模块的第三端;第一模块用于在第一模块的第二端形成第一电压,以使第一开关模块导通或关断;且在第一模块的第三端形成第二电压,以使第二开关模块导通或关断。本申请通过加入第一模块,可以控制第一开关模块第三端和第二开关模块的第三端的电压,使第一开关模块和第二开关模块同时断开,提高天线硬件接口与LNA输出端口之间的隔离度。
下面将通过具体实施例对本申请实施例提供的低噪声放大电路进行详细说明。
请参阅图1,图1是本申请实施例提供的一种低噪声放大电路的结构示意图。如图1所示,图1中的低噪声放大电路100包括放大模块110、第一开关模块120、第二开关模块130以及第一模块140。
在一些实施方式中,放大模块110的第一端110a连接于低噪声放大电路100的输入端口;放大模块110的第二端110b连接于第一开关模块120的第一端120b。
在一些实施方式中,第一开关模块120的第一端120a连接控制信号源,第一开关模块120的第二端120b连接于放大模块110的第二端110b;第一开关模块120的第三端120c连接于低噪声放大电路100的输出端口。
可选地,控制信号源用于控制第一开关模块120的第一端120a的电压。
在一些实施方式中,第二开关模块130的第一端130a连接控制信号源,第二开关模块130的第二端130b连接于低噪声放大电路100的输入端口,第二开关模块130的第三端130c连接于低噪声放大电路100的输出端口。
可选地,控制信号源用于控制第二开关模块130的第一端130a的电压。
在一些实施方式中,第一模块140的第一端140a连接于第一电源,第一模块140的第二端140b连接于第一开关模块120的第三端120c,第一模块140的第三端140c连接于第二开关模块130的第三端130c;第一模块140用于在第一模块140的第二端140b形成第一电压,以使第一开关模块120导通或关断;且在第一模块140的第三端140c形成第二电压,以使第二开关模块130导通或关断。
相关技术中,若低噪声放大电路不包括第一模块,则第一开关模块和第二开关模块不能同时断开,影响天线硬件接口与LNA输出端口之间的隔离度。
在一些实施方式中,第一开关模块为第二赝配高电子迁移率晶体管,第二赝配高电子迁移率晶体管的第一端连接于控制信号源,第二赝配高电子迁移率晶体管的第二端连接于放大模块的第二端;第二赝配高电子迁移率晶体管的第三端连接于低噪声放大电路的输出端口。
在一些实施方式中,第二开关模块为第三赝配高电子迁移率晶体管,第三赝配高电子迁移率晶体管的第一端连接于控制信号源,第三赝配高电子迁移率晶体管的第二端连接于低噪声放大电路的输入端口,第三赝配高电子迁移率晶体管的第三端连接于低噪声放大电路的输出端口。
具体地,赝配高电子迁移率晶体管的源极电压和漏极电压相等,均等于栅极电压减去阈值电压;其中,阈值电压为赝配高电子迁移率晶体管的源极与漏极之间有指定电流出现时对应的栅极电压。
在一些实施方式中,在第一开关模块和第二开关模块均为赝配高电子迁移率晶体管时,可以更容易的控制第一开关模块和第二开关模块的栅极和源极之间的电压差,以使第一开关模块和第二开关模块同时断开。
可选地,第二赝配高电子迁移率晶体管的第一端为栅极,第二赝配高电子迁移率晶体管的第二端为漏极,第二赝配高电子迁移率晶体管的第三端为源极;第三赝配高电子迁移率晶体管的第一端为栅极,第三赝配高电子迁移率晶体管的第二端为漏极,第三赝配高电子迁移率晶体管的第三端为源极。
作为示例,在第一开关模块为第二赝配高电子迁移率晶体管时,定义第一开关模块的栅极电压为第一控制电压,则第一开关模块的栅极和源极之间的电压差等于第一控制电压减去第一电压,在第一开关模块的栅极和源极之间的电压差小于预设关断电压差时,第一开关模块关断,在第一开关模块的栅极和源极之间的电压差大于或等于预设关断电压差时,第一开关模块开通。
因此在一些实施方式中,若第一开关模块的栅极电压固定,则仅通过控制第一电压就可以控制第一开关模块的栅极和源极之间的电压差,以控制第一开关模块导通或关断;若第一开关模块的栅极电压不固定,则通过同时控制第一开关模块的栅极电压和第一电压可以控制第一开关模块的栅极和源极之间的电压差,以控制第一开关模块导通或关断。
作为示例,在第二开关模块为第三赝配高电子迁移率晶体管时,定义第二开关模块的栅极电压为第二控制电压,则第二开关模块的栅极和源极之间的电压差等于第二控制电压减去第二电压,在第二开关模块的栅极和源极之间的电压差小于预设关断电压差时,第二开关模块关断,在第二开关模块的栅极和源极之间的电压差大于或等于预设关断电压差时,第二开关模块开通。
因此在一些实施方式中,若第二开关模块的栅极电压固定,则仅通过控制第二电压就可以控制第二开关模块的栅极和源极之间的电压差,以控制第二开关模块导通或关断;若第二开关模块的栅极电压不固定,则通过同时控制第二开关模块的栅极电压和第二电压可以控制第二开关模块的栅极和源极之间的电压差,以控制第二开关模块导通或关断。
在一些实施方式中,请再参阅图2,图2是本申请实施例提供的一种低噪声放大电路的第一模块的结构示意图。如图2所示,第一模块140包括开关单元141,开关单元141的第一端141a用于连接第一电源,开关单元141的第二端141b连接于第一开关模块120的第三端120c,开关单元141的第三端141c连接于第二开关模块130的第三端130c。
上述结构中,通过电源对开关单元141施加电压,可以控制开关单元141的第二端141b和第三端141c的电压,实现第一开关模块120和第二开关模块130的同时断开。
可选地,开关单元141为第一赝配高电子迁移率晶体管,第一赝配高电子迁移率晶体管的第一端用于连接第一电源,第一赝配高电子迁移率晶体管的第二端连接于第一开关模块的第三端,第一赝配高电子迁移率晶体管的第三端连接于第二开关模块的第三端。
通过赝配高电子迁移率晶体管源极和漏极电压等于栅极电压减去阈值电压的特性,可以更准确的对第一电压和第二电压进行控制。
可选地,第一赝配高电子迁移率晶体管的第一端为栅极,第一赝配高电子迁移率晶体管的第二端为源极,第一赝配高电子迁移率晶体管的第三端漏极。
上述结构中,赝配高电子迁移率晶体管的源极和漏极电压等于其栅极连接的电源的电压减去阈值电压。
作为示例,定义电源电压为5V,阈值电压为0.7V,则赝配高电子迁移率晶体管的源极和漏极电压均等于5V-0.7V=4.3V。
在更进一步的示例中,在第一开关模块的第一端为栅极时,若第一开关模块的栅极连接的控制信号源的电压为0V,则第一开关模块的栅极和源极之间的电压差为0-4.3V=-4.3V,定义第一开关模块的预设关断电压差为-1V,则因为第一开关模块的栅极和源极之间的电压差小于预设关断电压差,所以第一开关模块关断。
在更进一步的示例中,在第二开关模块的第一端为栅极时,若第二开关模块的栅极连接的控制信号源的控制电压为0V,则第二开关模块的栅极和源极之间的电压差为0-4.3V=-4.3V,定义第二开关模块的预设关断电压差为-1V,则因为第二开关模块的栅极和源极之间的电压差小于预设关断电压差,所以第二开关模块关断。
因此上述结构中,通过赝配高电子迁移率晶体管源极和漏极电压等于栅极电压减去阈值电压的特性,可以更准确的对第一电压和第二电压进行控制,以使第一开关模块和第二开关模块同时断开,以提高天线硬件接口与LNA输出端口之间的隔离度。
请再参阅图3,图3是本申请实施例提供的一种低噪声放大电路的第一模块的另一结构示意图。如图3所示,第一模块140包括电阻单元142。
在一些实施方式中,电阻单元142的第一端142a用于连接第一电源,电阻单142元的第二端142b分别连接于第一开关模块120的第三端120c和第二开关模块130的第三端130c。
可选地,电阻单元142为大电阻,此时电阻单元142的第二端142b的电压约等于电阻单元142的第一端142a连接的第一电源的电压。
可选地,在如图3所示的结构中,第一模块140还包括控制开关,控制开关的第一端连接于电阻单元142的第二端142b,控制开关的第二端连接于第一开关模块120的第三端120c以及第二开关模块130的第三端130c。
加入控制开关后,在需要提高天线硬件接口和LNA输出端口之间的隔离度的场景,控制开关闭合,以使第一开关模块120和第二开关模块130同时断开,在其他场景中,控制开关断开,第一开关模块120和第二开关模块130同时闭合,LNA正常工作。
作为示例,定义电源电压为5V,在电阻单元142为大电阻时,电阻单元142的第二端142b的电压约为5V。
在更进一步的示例中,在第一开关模块的第一端为栅极时,若第一开关模块的栅极连接的控制信号源的电压为0V,则第一开关模块的栅极和源极之间的电压差为0-5V=-5V,定义第一开关模块的预设关断电压差为-1V,则因为第一开关模块的栅极和源极之间的电压差小于预设关断电压差,所以第一开关模块关断。
在更进一步的示例中,在第二开关模块的第一端为栅极时,若第二开关模块的栅极连接的控制信号源的电压为0V,则第二开关模块的栅极和源极之间的电压差为0-5V=-5V,定义第二开关模块的预设关断电压差为-1V,则因为第二开关模块的栅极和源极之间的电压差小于预设关断电压差,所以第二开关模块关断。
在一些实施方式中,请再参阅图4,图4是本申请实施例提供的一种低噪声放大电路的另一结构示意图。如图4所示,该低噪声放大电路中包括:放大模块、第一开关模块、第二开关模块以及第一模块。
在如图4所示的实施方式中,第一模块为开关单元,但可以理解的是,第一模块还可以为电阻单元,或者为其余等同的结构,本申请不做限制。
在一些实施方式中,放大模块包括第一放大晶体管M1、第二放大晶体管M2、第二电源以及偏置单元。
其中,第一放大晶体管M1的第一端分别连接于低噪声放大电路的输入端口和偏置单元的第一端,第一放大晶体管M1的第二端连接于第二放大晶体管M2的第三端,第一放大晶体管M1的第三端用于接地。第二放大晶体管M2的第一端连接于偏置单元的第二端,第二放大晶体管M2的第二端分别连接于第一开关模块SW1的第二端和第二电源。
可选地,偏置单元用于给第一放大晶体管M1的第一端和第二放大晶体管M2的第一端提供偏置信号,以使第一放大晶体管和第二放大晶体管处于放大工作状态;其中,偏置信号为偏置电压或偏置电流。
可选地,偏置单元包括一个或多个偏置电路,第一放大晶体管M1和第二放大晶体管M2可以由相同的偏置电路提供偏置信号,第一放大晶体管M1和第二放大晶体管M2也可以由不同的偏置电路提供偏置信号。
在一些实施方式中,低噪声放大电路还包括:第一线圈L1、第二线圈L2、第一电容C1、第二电容C2、第三电容C3以及第四电容C4。
其中,第一线圈L1的第一端连接于第二电源,第一线圈的第二端连接于第二放大晶体管M2的第二端。
第二线圈L2的第一端连接于第一放大晶体管M1的第三端,第二线圈L2的第二端接地。
第一电容C1的第一端连接于低噪声放大电路的输入端口,第一电容C1的第二端连接于第一放大晶体管M1的第一端。
第二电容C2的第一端连接于低噪声放大电路的输入端口,第二电容C2的第二端连接于第二开关模块SW2的第二端。
第三电容C3的第一端连接于第二放大晶体管M2的第二端,第三电容C3的第二端连接于第一开关模块SW1的第二端。
第四电容C4的第一端连接于第一开关模块SW1的第三端,第四电容C4的第二端连接于低噪声放大电路的输出端口。
在一些实施方式中,第一电感L1用于调节输出匹配和增益。
在一些实施方式中,第二电感L2用于调节输入匹配和增益。
在一些实施方式中,第三电容C3用于隔断电源和第一开关模块SW1的源极之间的直流信号,和/或用于调节输出匹配。
在一些实施方式中,第一电容C1、第二电容C2以及第四电容C4用于隔断直流信号,避免直流信号的影响。
请再参阅图5,图5是本申请实施例提供的一种射频前端模组的结构示意图。如图5所示,该射频前端模组200包括上述的低噪声放大电路100。
其中,射频前端模组200是一种将射频开关、低噪声放大器、滤波器、双工器、功率放大器等两种或者两种以上的分立器件集成为一个独立模组的元件,从而提高集成度和硬件性能,并使体积小型化。具体地,射频前端模组200可以应用于智能手机、平板电脑、智能手表等4G、5G通信设备。
最后应说明的是:以上实施例仅用以说明本实用新型的技术方案,而非对其限制;在本实用新型的思路下,以上实施例或者不同实施例中的技术特征之间也可以进行组合,步骤可以以任意顺序实现,并存在如上的本实用新型的不同方面的许多其它变化,为了简明,它们没有在细节中提供;尽管参照前述实施例对本实用新型进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围。

Claims (10)

1.一种低噪声放大电路,其特征在于,所述电路包括:放大模块、第一开关模块、第二开关模块以及第一模块;其中,
所述放大模块的第一端连接于所述低噪声放大电路的输入端口;
所述第一开关模块的第一端连接控制信号源,所述第一开关模块的第二端连接于所述放大模块的第二端;所述第一开关模块的第三端连接于低噪声放大电路的输出端口;
所述第二开关模块的第一端连接控制信号源,所述第二开关模块的第二端连接于所述低噪声放大电路的输入端口,所述第二开关模块的第三端连接于所述低噪声放大电路的输出端口;
所述第一模块的第一端连接于第一电源,所述第一模块的第二端连接于所述第一开关模块的第三端,所述第一模块的第三端连接于所述第二开关模块的第三端;所述第一模块用于在所述第一模块的第二端形成第一电压,以使所述第一开关模块导通或关断;且在所述第一模块的第三端形成第二电压,以使所述第二开关模块导通或关断。
2.根据权利要求1所述的低噪声放大电路,其特征在于,所述第一模块包括开关单元;其中,
所述开关单元的第一端用于连接第一电源,所述开关单元的第二端连接于所述第一开关模块的第三端,所述开关单元的第三端连接于所述第二开关模块的第三端。
3.根据权利要求2所述的低噪声放大电路,其特征在于,所述开关单元为第一赝配高电子迁移率晶体管,所述第一赝配高电子迁移率晶体管的第一端用于连接第一电源,所述第一赝配高电子迁移率晶体管的第二端连接于所述第一开关模块的第三端,所述第一赝配高电子迁移率晶体管的第三端连接于所述第二开关模块的第三端。
4.根据权利要求3所述的低噪声放大电路,其特征在于,所述赝配高电子迁移率晶体管的第一端为栅极,所述赝配高电子迁移率晶体管的第二端为源极,所述赝配高电子迁移率晶体管的第三端漏极。
5.根据权利要求1所述的低噪声放大电路,其特征在于,所述第一模块包括电阻单元;其中,
所述电阻单元的第一端用于连接第一电源,所述电阻单元的第二端分别连接于所述第一开关模块的第三端和所述第二开关模块的第三端。
6.根据权利要求1-5任一项所述的低噪声放大电路,其特征在于,所述第一开关模块为第二赝配高电子迁移率晶体管,所述第二赝配高电子迁移率晶体管的第一端连接于所述控制信号源,所述第二赝配高电子迁移率晶体管的第二端连接于所述放大模块的第二端;所述第二赝配高电子迁移率晶体管的第三端连接于低噪声放大电路的输出端口;
所述第二开关模块为第三赝配高电子迁移率晶体管,所述第三赝配高电子迁移率晶体管的第一端连接于所述控制信号源,所述第三赝配高电子迁移率晶体管的第二端连接于所述低噪声放大电路的输入端口,所述第三赝配高电子迁移率晶体管的第三端连接于所述低噪声放大电路的输出端口。
7.根据权利要求6所述的低噪声放大电路,其特征在于,所述第二赝配高电子迁移率晶体管的第一端为栅极,所述第二赝配高电子迁移率晶体管的第二端为漏极,所述第二赝配高电子迁移率晶体管的第三端为源极;所述第三赝配高电子迁移率晶体管的第一端为栅极,所述第三赝配高电子迁移率晶体管的第二端为漏极,所述第三赝配高电子迁移率晶体管的第三端为源极。
8.根据权利要求7所述的低噪声放大电路,其特征在于,所述放大模块包括第一放大晶体管、第二放大晶体管以及偏置单元;其中,
所述第一放大晶体管的第一端分别连接于所述低噪声放大电路的输入端口和所述偏置单元的第一端,所述第一放大晶体管的第二端连接于所述第二放大晶体管的第三端,所述第一放大晶体管的第三端用于接地;
所述第二放大晶体管的第一端连接于所述偏置单元的第二端,所述第二放大晶体管的第二端分别连接于所述第一开关模块的第二端和第二电源。
9.根据权利要求8所述的低噪声放大电路,其特征在于,所述电路还包括:第一线圈、第二线圈、第一电容、第二电容、第三电容以及第四电容;其中,
所述第一线圈的第一端连接于所述第二电源,所述第一线圈的第二端连接于所述第二放大晶体管的第二端;
所述第二线圈的第一端连接于所述第一放大晶体管的第三端,所述第二线圈的第二端接地;
所述第一电容的第一端连接于所述低噪声放大电路的输入端口,所述第一电容的第二端连接于所述第一放大晶体管的第一端;
所述第二电容的第一端连接于所述低噪声放大电路的输入端口,所述第二电容的第二端连接于所述第二开关模块的第二端;
所述第三电容的第一端连接于所述第二放大晶体管的第二端,所述第三电容的第二端连接于所述第一开关模块的第二端;
所述第四电容的第一端连接于所述第一开关模块的第三端,所述第四电容的第二端连接于所述低噪声放大电路的输出端口。
10.一种射频前端模组,其特征在于,包括如权利要求1至9任一项所述的低噪声放大电路。
CN202321004957.4U 2023-04-25 2023-04-25 低噪声放大电路以及射频前端模组 Active CN219999337U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202321004957.4U CN219999337U (zh) 2023-04-25 2023-04-25 低噪声放大电路以及射频前端模组

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202321004957.4U CN219999337U (zh) 2023-04-25 2023-04-25 低噪声放大电路以及射频前端模组

Publications (1)

Publication Number Publication Date
CN219999337U true CN219999337U (zh) 2023-11-10

Family

ID=88610903

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202321004957.4U Active CN219999337U (zh) 2023-04-25 2023-04-25 低噪声放大电路以及射频前端模组

Country Status (1)

Country Link
CN (1) CN219999337U (zh)

Similar Documents

Publication Publication Date Title
US9680463B2 (en) System and method for a radio frequency switch
US9246483B2 (en) High-frequency switching circuit
JP4939125B2 (ja) 半導体集積回路装置および高周波モジュール
US7675359B2 (en) Switch-around low noise amplifier
US20070290744A1 (en) Radio frequency switching circuit, radio frequency switching device, and transmitter module device
US20060119451A1 (en) Switching circuits
US6774701B1 (en) Method and apparatus for electronic switching with low insertion loss and high isolation
US8509682B2 (en) Compact switch with enhanced linearity performance
CN203261299U (zh) 一种射频功率放大器的增益调节电路
JP2008011320A (ja) 半導体スイッチ回路並びに通信機器
CN104935317A (zh) 一种实现低插损低谐波的cmos soi射频开关结构
CN104682936A (zh) 一种具有体区自适应偏置功能的cmos soi射频开关结构
CN219999337U (zh) 低噪声放大电路以及射频前端模组
CN115632645B (zh) 射频开关组件、运算放大模组及射频通信设备
US8538368B1 (en) Dynamic power limiter circuit
CN114567347B (zh) 一种射频前端电路
JP2001068984A (ja) 半導体スイッチ回路及び移動体通信端末装置
CN116054872A (zh) 一种快速切换的射频开关电路、芯片及其电子设备
CN110768638B (zh) 单电压控制电调衰减电路和稳幅装置
CN209767491U (zh) 单刀单掷射频开关及其构成的单刀双掷射频开关和单刀多掷射频开关
JP5267648B2 (ja) 半導体集積回路装置および高周波モジュール
KR100967847B1 (ko) 증식형 소자를 이용한 고주파 스위치 회로
LU500894B1 (en) Soi cmos radio frequency switch structure with low insertion loss and low harmonics
CN220711465U (zh) 一种soi cmos射频开关电路结构
US20210391834A1 (en) Power amplifier module

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant