CN219842979U - 一种减小膜内应力影响的tft阵列基板 - Google Patents

一种减小膜内应力影响的tft阵列基板 Download PDF

Info

Publication number
CN219842979U
CN219842979U CN202320177593.3U CN202320177593U CN219842979U CN 219842979 U CN219842979 U CN 219842979U CN 202320177593 U CN202320177593 U CN 202320177593U CN 219842979 U CN219842979 U CN 219842979U
Authority
CN
China
Prior art keywords
layer
insulating layer
hole
plated
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202320177593.3U
Other languages
English (en)
Inventor
邱地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Huajiacai Co Ltd
Original Assignee
Fujian Huajiacai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Huajiacai Co Ltd filed Critical Fujian Huajiacai Co Ltd
Priority to CN202320177593.3U priority Critical patent/CN219842979U/zh
Application granted granted Critical
Publication of CN219842979U publication Critical patent/CN219842979U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本实用新型涉及显示面板技术领域,提供一种减小膜内应力影响的TFT阵列基板,包括:玻璃基板;第一金属层,镀在玻璃基板的上表面;栅绝缘层,镀在玻璃基板与第一金属层的上表面;有源层,镀在栅绝缘层的上表面;第二金属层,镀在有源层与栅绝缘层的上表面;钝化层,镀在第二金属层、有源层与栅绝缘层的上表面,钝化层开设有沟道;有机平坦层,镀在钝化层的上表面,并填充沟道;第三金属层;内绝缘层;第四金属层;介质绝缘层;第五金属层。本实用新型的优点在于:在TFT器件的周围开出沟道,将覆盖在TFT器件上的钝化层作分隔,减小钝化层的膜内应力对TFT器件稳定性的影响。

Description

一种减小膜内应力影响的TFT阵列基板
技术领域
本实用新型涉及显示面板技术领域,具体地涉及一种减小膜内应力影响的TFT阵列基板。
背景技术
随着科学技术的迅猛发展,光电显示技术也日新月异。其中,TFT-LCD玻璃基板既为薄膜晶体管液晶显示器的核心器件,同时也是光电显示行业应用广泛的重要材料。随着人们对生活品质的追求不断提高,液晶面板的产业配套、行业发展都有越来越高的要求。
目前,TFT-LCD器件的主要制备方式是通过在玻璃基板上进行镀膜、曝光、显影、蚀刻等技术,经过多次重复处理最终形成多层薄膜图案。但在工艺制备过程中,不同膜层的工艺温度、蚀刻条件、膜层材料等的差异,会形成不同的膜内缺陷、膜间接触表面情况不一,会形成不同的膜内应力。
应力几乎存在于所有膜层之中,薄膜中的应力使光学元件产生表面形变,使工作光波的波面发生畸变,是高精度薄膜器件十分重要的一项指标。过大的张应力会使薄膜破裂、脱落;过大的压应力会造成薄膜中心从基板脱落,进而使薄膜脱落。如何调控TFT器件的薄膜应力,工程师需要进行重点考虑和控制。
参阅图1,为现有的TFT阵列基板的结构截面图,其主要分为玻璃基板、阵列/驱动层、发光器件层。根据阵列基板的结构差异,可分为面内显示区(AA区)和边缘器件区(GIP区)。面内显示区(AA区)主要设置有阵列走线/驱动电路以及发光器件,边缘器件区(GIP区)主要设置阵列走线/驱动电路,两个区域间设置有信号连接线。在面内显示区(AA区)的阵列/驱动层上镀有一层钝化层(即无机绝缘层),钝化层之上再覆盖一层有机平坦层,而后在有机平坦层设置发光器件层。
钝化层存在膜内应力时,由于钝化层是大面积覆盖了玻璃基板并覆盖了全部的阵列/驱动层,在阵列/驱动层的TFT器件高强度工作时,钝化层的膜内应力会对TFT器件的稳定性造成一定的影响。
因此,如何改进钝化层,减小钝化层的膜内应力对TFT器件稳定性的影响,是目前本领域亟待解决的一个技术问题。
实用新型内容
本实用新型要解决的技术问题,在于提供一种减小膜内应力影响的TFT阵列基板,在TFT器件周围的钝化层开设沟道,将覆盖在TFT器件上的钝化层作分隔,减小钝化层的膜内应力对TFT器件稳定性的影响。
本实用新型是这样实现的:一种减小膜内应力影响的TFT阵列基板,包括:
玻璃基板,分为面内显示区与边缘器件区;
第一金属层,镀在所述玻璃基板的上表面,在所述面内显示区形成第一栅极与第一信号传递走线,在所述边缘器件区形成第二栅极;
栅绝缘层,镀在所述玻璃基板与所述第一金属层的上表面,所述栅绝缘层开设有第一通孔,所述第一信号传递走线露出于所述第一通孔;
有源层,镀在所述栅绝缘层的上表面,还分为第一有源层与第二有源层,所述第一有源层位于所述第一栅极的正上方,所述第二有源层位于所述第二栅极的正上方;
第二金属层,镀在所述有源层与所述栅绝缘层的上表面,在所述面内显示区形成第一源极、第一漏极与第二信号传递走线,在所述边缘器件区形成第二源极与第二漏极,所述第一源极、第一漏极都和所述第一有源层连接,形成第一TFT器件,所述第二信号传递走线通过所述第一通孔和所述第一信号传递走线连接,所述第二源极、第二漏极都和所述第二有源层连接,形成第二TFT器件;
钝化层,镀在所述第二金属层、有源层与栅绝缘层的上表面,所述钝化层开设有沟道,所述栅绝缘层露出于所述沟道,所述沟道分为第一沟道与第二沟道,所述第一沟道围绕所述第一TFT器件,所述第二沟道围绕所述第二TFT器件;
有机平坦层,镀在所述钝化层的上表面,并填充所述沟道,所述有机平坦层开设有第二通孔,所述第二通孔位于所述第一漏极的上方,所述钝化层露出于所述第二通孔;
第三金属层,镀在所述有机平坦层的上表面,还位于所述面内显示区,形成触控信号走线;
内绝缘层,镀在所述第三金属层与所述有机平坦层的上表面,并覆盖所述第二通孔,所述内绝缘层开设有第三通孔,所述触控信号走线露出于所述第三通孔;
第四金属层,镀在所述内绝缘层的上表面,还通过所述第三通孔与所述触控信号走线连接,形成公共电极;
介质绝缘层,镀在所述第四金属层与所述内绝缘层的上表面,所述介质绝缘层开设有第四通孔,所述第四通孔位于所述第二通孔的内部还穿透所述内绝缘层与钝化层,所述第一漏极露出于所述第四通孔;
第五金属层,镀在所述介质绝缘层的上表面,还通过所述第四通孔与所述第一漏极连接,形成画素电极。
进一步地,所述沟道还穿透所述栅绝缘层,所述玻璃基板露出于所述沟道,所述沟道的位置避开所述第一金属层、第二金属层与有源层。
进一步地,所述第一金属层、第一金属层、第三金属层都是选用铝、钼、钛、镍、铜、银、钨之中的任一种金属材料,或者选用Ti/Al/Ti、Al/Ti、Al/Mo、Mo/Al/Mo之中任一种夹层式结构。
进一步地,所述栅绝缘层、钝化层、内绝缘层、介质绝缘层都是选用SiOx、SiNx、氧化钛、氧化铝之中的任一种氧化物材料。
进一步地,所述有源层选用ZnO、IGZO、IGZTO、ITZO、Pr-IZO之中任一种半导体材料,或者选用非晶硅a-Si、低温多晶硅LTPS之中任一种Si系材料。
进一步地,所述有机平坦层选用主要由丙烯酸树脂、环氧树脂、交联剂、表面改性剂、溶剂组成的混合物。
进一步地,所述第四金属层与第五金属层都是采用ITO导电薄膜。
本实用新型的优点在于:1、在TFT器件的周围开出沟道,将覆盖在TFT器件上的钝化层作分隔,相较于背景技术中整体钝化层的膜内应力施加到TFT器件上,本实用新型将覆盖在TFT器件上的钝化层尽量与整体钝化层分隔开来,从而转变为是覆盖在TFT器件上的一小块钝化层的膜内应力施加在TFT器件,减小钝化层的膜内应力对TFT器件稳定性的影响;同时沟道的存在亦可释放一部分钝化层的膜内应力,有助于提升TFT器件的性能。2、与钝化层接触的栅绝缘层一起蚀刻出沟道,露出下方的玻璃基板,这就同时减小了钝化层与栅绝缘层两层的膜内应力对TFT器件稳定性的影响。
附图说明
下面参照附图结合实施例对本实用新型作进一步的说明。
图1是背景技术中TFT阵列基板的结构示意图。
图2是背景技术中TFT阵列基板的整个钝化层对阵列/驱动层的TFT器件施加压应力的示意图。
图3是本实用新型中开设沟道后的钝化层对阵列/驱动层的TFT器件施加压应力的示意图。
图4是背景技术中TFT阵列基板的整个钝化层对阵列/驱动层的TFT器件施加拉应力的示意图。
图5是本实用新型中开设沟道后的钝化层对阵列/驱动层的TFT器件施加拉应力的示意图。
图6是本实用新型的只在钝化层开设沟道的TFT阵列基板结构示意图。
图7是本实用新型的在钝化层与栅绝缘层开设沟道的TFT阵列基板的结构示意图。
图8是图7中面内显示区的TFT器件俯视图。
图9是图7中边缘器件区的TFT器件俯视图。
图10是本实用新型实施例中TFT阵列基板的制作流程示意图一。
图11是本实用新型实施例中TFT阵列基板的制作流程示意图二。
图12是本实用新型实施例中TFT阵列基板的制作流程示意图三。
图13是本实用新型实施例中TFT阵列基板的制作流程示意图四。
图14是本实用新型实施例中TFT阵列基板的制作流程示意图五。
图15是本实用新型实施例中TFT阵列基板的制作流程示意图六。
图16是本实用新型实施例中TFT阵列基板的制作流程示意图七。
图17是本实用新型实施例中TFT阵列基板的制作流程示意图八。
图18是本实用新型实施例中TFT阵列基板的制作流程示意图九。
图19是本实用新型实施例中TFT阵列基板的制作流程示意图十。
附图标记:
玻璃基板1;面内显示区11;边缘器件区12;
阵列/驱动层2;第一栅极21;第一信号传递走线22;第二栅极23;栅绝缘层24;第一通孔241;第一有源层25;第二有源层26;第一源极27;第一漏极28;第二信号传递走线29;第二源极210;第二漏极211;
钝化层3;应力方向31;第一沟道32;第二沟道33;
有机平坦层4;第二通孔41;
发光器件层5;触控信号走线51;内绝缘层52;第三通孔521;公共电极53;介质绝缘层54;第四通孔541;画素电极55。
具体实施方式
本实用新型实施例提供一种减小膜内应力影响的TFT阵列基板,克服了背景技术中整体钝化层的膜内应力施加到阵列/驱动层的TFT器件上,膜内应力较大的缺点,实现了减小钝化层的膜内应力对TFT器件稳定性的影响的技术效果。
本实用新型实施例中的技术方案为解决上述缺点,总体思路如下:
第一金属层、栅绝缘层、有源层、第二金属层组成阵列/驱动层,在阵列/驱动层上镀有钝化层,在钝化层上蚀刻出沟道,沟道的位置选取在TFT器件周围,对整体钝化层进行分隔,尽量让TFT器件独立出来,使TFT器件受到的钝化层的膜内应力来源由整体钝化层转变为仅在TFT器件上方的一小部分钝化层,减小钝化层的膜内应力对TFT器件稳定性的影响;同时沟道的存在亦可释放一部分膜内应力,提升TFT器件的性能。
在钝化层(即无机绝缘层)的沟道下方是栅极绝缘层。此设计亦可将栅极绝缘层一起蚀刻出沟道,露出底下的玻璃基板,同时减小两道绝缘层的内应力对TFT器件的影响。
在钝化层上设置有机平坦层,在有机平坦层上设置发光器件层,发光器件层由第三金属层、内绝缘层、第四金属层、介质绝缘层以及第五金属层组成。
为了更好地理解上述技术方案,下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。
参阅图1至图19,本实用新型的优选实施例。
一种减小膜内应力影响的TFT阵列基板,包括:
玻璃基板1,分为面内显示区11与边缘器件区12;
第一金属层,镀在所述玻璃基板1的上表面,在所述面内显示区11形成第一栅极21与第一信号传递走线22,在所述边缘器件区12形成第二栅极23;
栅绝缘层24,镀在所述玻璃基板1与所述第一金属层的上表面,所述栅绝缘层24开设有第一通孔241,所述第一信号传递走线22露出于所述第一通孔241;
有源层,镀在所述栅绝缘层24的上表面,还分为第一有源层25与第二有源层26,所述第一有源层25位于所述第一栅极21的正上方,所述第二有源层26位于所述第二栅极23的正上方;
第二金属层,镀在所述有源层与所述栅绝缘层24的上表面,在所述面内显示区11形成第一源极27、第一漏极28与第二信号传递走线29,在所述边缘器件区12形成第二源极210与第二漏极211,所述第一源极27、第一漏极28都和所述第一有源层25连接,形成第一TFT器件,所述第二信号传递走线29通过所述第一通孔241和所述第一信号传递走线22连接,所述第二源极210、第二漏极211都和所述第二有源层26连接,形成第二TFT器件;
钝化层3,镀在所述第二金属层、有源层与栅绝缘层24的上表面,所述钝化层3开设有沟道,所述栅绝缘层24露出于所述沟道,所述沟道分为第一沟道32与第二沟道33,所述第一沟道32围绕所述第一TFT器件,所述第二沟道33围绕所述第二TFT器件;
有机平坦层4,镀在所述钝化层3的上表面,并填充所述沟道,所述有机平坦层4开设有第二通孔41,所述第二通孔41位于所述第一漏极28的上方,所述钝化层3露出于所述第二通孔41;
第三金属层,镀在所述有机平坦层4的上表面,还位于所述面内显示区11,形成触控信号走线51;
内绝缘层52,镀在所述第三金属层与所述有机平坦层4的上表面,并覆盖所述第二通孔41,所述内绝缘层52开设有第三通孔521,所述触控信号走线51露出于所述第三通孔521;
第四金属层,镀在所述内绝缘层52的上表面,还通过所述第三通孔521与所述触控信号走线51连接,形成公共电极53;
介质绝缘层54,镀在所述第四金属层与所述内绝缘层52的上表面,所述介质绝缘层54开设有第四通孔541,所述第四通孔541位于所述第二通孔41的内部还穿透所述内绝缘层52与钝化层3,所述第一漏极28露出于所述第四通孔541;
第五金属层,镀在所述介质绝缘层54的上表面,还通过所述第四通孔541与所述第一漏极28连接,形成画素电极55。
本实用新型的TFT阵列基板的结构由下至上分别为:玻璃基板1→阵列/驱动层2→无机绝缘层→有机平坦层4→发光器件层5。由第一金属层、栅绝缘层24、有源层、第二金属层组成阵列/驱动层2,在阵列/驱动层2上镀有钝化层3,钝化层3的作用是主要起保护TFT器件免受机械、水汽以及氧气等破坏;在钝化层3上蚀刻出沟道,沟道的位置选取在TFT器件周围,对整体钝化层3进行分隔,尽量让TFT器件独立出来,使TFT器件受到的钝化层3的膜内应力来源由整体钝化层3转变为仅在TFT器件上方的一小部分钝化层3,减小钝化层3的膜内应力对TFT器件稳定性的影响;同时沟道的存在亦可释放一部分膜内应力,提升TFT器件的性能。在钝化层3上设置有机平坦层4,有机平坦层4的作用是使阵列基板重新平坦,有利后续ITO等均匀覆盖,保证后续面板点亮后画面的均匀性。在有机平坦层4上设置发光器件层5,发光器件层5由第三金属层、内绝缘层52、第四金属层、介质绝缘层54以及第五金属层组成。
本实用新型的另一种实现方式,所述沟道还穿透所述栅绝缘层24,所述玻璃基板1露出于所述沟道,所述沟道的位置避开所述第一金属层、第二金属层与有源层。结合图8,图中虚线为第一沟道32的位置,第一沟道32围绕第一TFT器件;结合图9,图中虚线为第二沟道33的位置,第二沟道33围绕第二TFT器件。
与钝化层3接触的栅绝缘层24一起蚀刻出沟道,露出下方的玻璃基板1,这就同时减小了钝化层3与栅绝缘层24两层的膜内应力对TFT器件稳定性的影响。在阵列/驱动层2中,存在栅极绝缘层,主要成分与覆盖在阵列/驱动层2上的钝化层3一致,在钝化层3下方没有金属线的位置蚀刻出沟道时,将栅绝缘层24一并蚀刻掉,露出底下的玻璃基板1。故在此种TFT阵列基板的结构,可一并优化栅绝缘层24与钝化的膜内应力。
所述第一金属层、第一金属层、第三金属层都是选用铝、钼、钛、镍、铜、银、钨之中的任一种金属材料,或者选用Ti/Al/Ti、Al/Ti、Al/Mo、Mo/Al/Mo之中任一种夹层式结构。
所述栅绝缘层24、钝化层3、内绝缘层52、介质绝缘层54都是选用SiOx、SiNx、氧化钛、氧化铝之中的任一种氧化物材料。
所述有源层选用ZnO、IGZO、IGZTO、ITZO、Pr-IZO之中任一种半导体材料,或者选用非晶硅a-Si、低温多晶硅LTPS之中任一种Si系材料。
所述有机平坦层4选用主要由丙烯酸树脂、环氧树脂、交联剂、表面改性剂、溶剂组成的混合物。
所述第四金属层与第五金属层都是采用ITO导电薄膜。
结合图10至图19,本实施例的减小膜内应力影响的TFT阵列基板的制作方法,包括以下步骤:
S1、结合图10,在玻璃基板1规划面内显示区11与边缘器件区12,将第一金属层底在所述玻璃基板1的上表面,所述面内显示区11形成第一栅极21与第一信号传递走线22,在所述边缘器件区12形成第二栅极23。
在玻璃基板1上成膜制作第一金属层。金属膜层可选用铝、钼、钛、镍、铜、银、钨等导电性优良的金属,采用一种或多种(夹层式结构如Ti/Al/Ti、Al/Ti、Al/Mo、Mo/Al/Mo等),以及合金制成;
第一金属层设计为单颗像素内驱动信号走线、信号桥接线以及TFT器件栅极等;第一金属层可通过施加正/负电压,控制源极与漏极之间的导通/关闭状态。
S2、结合图11,将栅绝缘层24镀在所述玻璃基板1与所述第一金属层的上表面,再于所述栅绝缘层24开设第一通孔241,所述第一信号传递走线22露出于所述第一通孔241,接着将有源层镀在所述栅绝缘层24的上表面,有源层还分为第一有源层25与第二有源层26,所述第一有源层25位于所述第一栅极21的正上方,所述第二有源层26位于所述第二栅极23的正上方。
在第一金属层之上连续成膜栅绝缘层24以及有源层,栅极绝缘层材料可选无机氧化物或者绝缘性质的化合物,如SiOx、SiNx、氧化钛、氧化铝等;有源层即半导体层,可选材料为金属氧化物半导体材料,如ZnO、IGZO、IGZTO、ITZO、Pr-IZO等以及Si系材料如非晶硅a-Si,低温多晶硅LTPS等;
S3、结合图12,将第二金属层镀在所述有源层与所述栅绝缘层24的上表面,在所述面内显示区11形成第一源极27、第一漏极28与第二信号传递走线29,在所述边缘器件区12形成第二源极210与第二漏极211,所述第一源极27、第一漏极28都和所述第一有源层25连接,形成第一TFT器件,所述第二信号传递走线29通过所述第一通孔241和所述第一信号传递走线22连接,所述第二源极210、第二漏极211都和所述第二有源层26连接,形成第二TFT器件。
在有源层之上制作第二层金属层,工艺和材料同第一金属层。第二金属的设计,可用做TFT器件的信号输入源极和漏极,也可用做其他信号的信号线路。第二金属层的第二信号传递走线29可通过第一通孔241与第一金属层的第一信号传递走线22连接用于传递信号。
S4、结合图13,将钝化层3镀在所述第二金属层、有源层与栅绝缘层24的上表面,所述钝化层3开设有沟道,所述沟道还穿透所述栅绝缘层24,所述玻璃基板1露出于所述沟道,所述沟道分为第一沟道32与第二沟道33,所述第一沟道32围绕所述第一TFT器件,所述第二沟道33围绕所述第二TFT器件,所述沟道的位置避开所述第一金属层、第二金属层与有源层。
在第三层金属上制作钝化层3(即无机绝缘层),材料选择与栅极绝缘层类似,通过蚀刻方式,将钝化层3与栅极绝缘层一并蚀刻出沟道,蚀刻位置避开已有的、除绝缘层外的其他膜层的位置。
S5、结合图14,将有机平坦层4镀在所述钝化层3的上表面,并填充所述沟道,所述有机平坦层4开设有第二通孔41,所述第二通孔41位于所述第一漏极28的上方,所述钝化层3露出于所述第二通孔41。
有机平坦层4采用现有技术的有机绝缘材料,一般为丙烯酸树脂、环氧树脂等的混合物,在加入交联剂、表面改性剂、溶剂等,最后通过工艺得到可以使用的有机平坦层4材料。
在钝化层3上方制作有机平坦层4。同时制备第二通孔41,对后续制备第四通孔541做准备。
S6、结合图15,将第三金属层镀在所述有机平坦层4的上表面,所述第三金属层还位于所述面内显示区11,形成触控信号走线51。
在有机平坦层4上制作第三金属层,工艺材料同第一、第二金属层。此第三金属层是为触控设计的信号线,在面内显示区11的走线方式一般与第二金属层重叠,减小对透光率的影响,在边缘器件区12会根据信号需求会存在其他的走线方式。
S7、结合图16,将内绝缘层52镀在所述第三金属层与所述有机平坦层4的上表面,并覆盖所述第二通孔41,所述内绝缘层52开设有第三通孔521,所述触控信号走线51露出于所述第三通孔521。
在第三金属层上制作一层内绝缘层52,内绝缘层52可用工艺材料同栅极绝缘层或钝化层3。在内绝缘层52上蚀刻出第三通孔521,露出第三金属层的触控信号走线51表面。
S8、结合图17,将第四金属层镀在所述内绝缘层52的上表面,所述第四金属层还通过所述第三通孔521与所述触控信号走线51连接,形成公共电极53。
在内绝缘层52上制作第四金属层,此金属层一般采用ITO(In203:SnO2=9:1)导电薄膜。第四金属层通过第三通孔521,与第三金属层的触控信号走线51连接,在图案化后,用作于公共电极53。
S9、结合图18,将介质绝缘层54镀在所述第四金属层与所述内绝缘层52的上表面,所述介质绝缘层54开设有第四通孔541,所述第四通孔541位于所述第二通孔41的内部还穿透所述内绝缘层52与钝化层3,所述第一漏极28露出于所述第四通孔541。
在第四金属层上制作介质绝缘层54,可使用的工艺材料同栅极绝缘层。此层除作为绝缘外,可用作于第四金属层与第五金属层间的介质层,第四金属层与第五金属层形成电场,控制液晶偏转。在此层蚀刻出第四通孔541,将钝化层3一并蚀刻,露出第二金属层的第一漏极28。
S10、结合图19,将第五金属层镀在所述介质绝缘层54的上表面,所述第五金属层还通过所述第四通孔541与所述第一漏极28连接,形成画素电极55。
在介质绝缘层54上制作第五金属层,此金属层一般采用ITO(In203:SnO2=9:1)导电薄膜。第五金属层通过第四通孔541,与第二金属层的第一漏极28连接。在图案化后,用作于画素电极55。第五金属层与第四金属层形成电场,可控制液晶偏转。
虽然以上描述了本实用新型的具体实施方式,但是熟悉本技术领域的技术人员应当理解,我们所描述的具体的实施例只是说明性的,而不是用于对本实用新型的范围的限定,熟悉本领域的技术人员在依照本实用新型的精神所作的等效的修饰以及变化,都应当涵盖在本实用新型的权利要求所保护的范围内。

Claims (6)

1.一种减小膜内应力影响的TFT阵列基板,其特征在于,包括:
玻璃基板,分为面内显示区与边缘器件区;
第一金属层,镀在所述玻璃基板的上表面,在所述面内显示区形成第一栅极与第一信号传递走线,在所述边缘器件区形成第二栅极;
栅绝缘层,镀在所述玻璃基板与所述第一金属层的上表面,所述栅绝缘层开设有第一通孔,所述第一信号传递走线露出于所述第一通孔;
有源层,镀在所述栅绝缘层的上表面,还分为第一有源层与第二有源层,所述第一有源层位于所述第一栅极的正上方,所述第二有源层位于所述第二栅极的正上方;
第二金属层,镀在所述有源层与所述栅绝缘层的上表面,在所述面内显示区形成第一源极、第一漏极与第二信号传递走线,在所述边缘器件区形成第二源极与第二漏极,所述第一源极、第一漏极都和所述第一有源层连接,形成第一TFT器件,所述第二信号传递走线通过所述第一通孔和所述第一信号传递走线连接,所述第二源极、第二漏极都和所述第二有源层连接,形成第二TFT器件;
钝化层,镀在所述第二金属层、有源层与栅绝缘层的上表面,所述钝化层开设有沟道,所述栅绝缘层露出于所述沟道,所述沟道分为第一沟道与第二沟道,所述第一沟道围绕所述第一TFT器件,所述第二沟道围绕所述第二TFT器件;
有机平坦层,镀在所述钝化层的上表面,并填充所述沟道,所述有机平坦层开设有第二通孔,所述第二通孔位于所述第一漏极的上方,所述钝化层露出于所述第二通孔;
第三金属层,镀在所述有机平坦层的上表面,还位于所述面内显示区,形成触控信号走线;
内绝缘层,镀在所述第三金属层与所述有机平坦层的上表面,并覆盖所述第二通孔,所述内绝缘层开设有第三通孔,所述触控信号走线露出于所述第三通孔;
第四金属层,镀在所述内绝缘层的上表面,还通过所述第三通孔与所述触控信号走线连接,形成公共电极;
介质绝缘层,镀在所述第四金属层与所述内绝缘层的上表面,所述介质绝缘层开设有第四通孔,所述第四通孔位于所述第二通孔的内部还穿透所述内绝缘层与钝化层,所述第一漏极露出于所述第四通孔;
第五金属层,镀在所述介质绝缘层的上表面,还通过所述第四通孔与所述第一漏极连接,形成画素电极。
2.根据权利要求1所述的一种减小膜内应力影响的TFT阵列基板,其特征在于,所述沟道还穿透所述栅绝缘层,所述玻璃基板露出于所述沟道,所述沟道的位置避开所述第一金属层、第二金属层与有源层。
3.根据权利要求1所述的一种减小膜内应力影响的TFT阵列基板,其特征在于,所述第一金属层、第一金属层、第三金属层都是选用铝、钼、钛、镍、铜、银、钨之中的任一种金属材料,或者选用Ti/Al/Ti、Al/Ti、Al/Mo、Mo/Al/Mo之中任一种夹层式结构。
4.根据权利要求1所述的一种减小膜内应力影响的TFT阵列基板,其特征在于,所述栅绝缘层、钝化层、内绝缘层、介质绝缘层都是选用SiOx、SiNx、氧化钛、氧化铝之中的任一种氧化物材料。
5.根据权利要求1所述的一种减小膜内应力影响的TFT阵列基板,其特征在于,所述有源层选用ZnO、IGZO、IGZTO、ITZO、Pr-IZO之中任一种半导体材料,或者选用非晶硅a-Si、低温多晶硅LTPS之中任一种Si系材料。
6.根据权利要求1所述的一种减小膜内应力影响的TFT阵列基板,其特征在于,所述第四金属层与第五金属层都是采用ITO导电薄膜。
CN202320177593.3U 2023-02-07 2023-02-07 一种减小膜内应力影响的tft阵列基板 Active CN219842979U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202320177593.3U CN219842979U (zh) 2023-02-07 2023-02-07 一种减小膜内应力影响的tft阵列基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202320177593.3U CN219842979U (zh) 2023-02-07 2023-02-07 一种减小膜内应力影响的tft阵列基板

Publications (1)

Publication Number Publication Date
CN219842979U true CN219842979U (zh) 2023-10-17

Family

ID=88301371

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202320177593.3U Active CN219842979U (zh) 2023-02-07 2023-02-07 一种减小膜内应力影响的tft阵列基板

Country Status (1)

Country Link
CN (1) CN219842979U (zh)

Similar Documents

Publication Publication Date Title
CN106684155B (zh) 双栅薄膜晶体管及其制备方法、阵列基板及显示装置
EP2565917B1 (en) Manufacturing method for array substrate with fringe field switching type thin film transistor liquid crystal display
US8692258B2 (en) Array substrate of TFT-LCD including a black matrix and method for manufacturing the same
CN108598089B (zh) Tft基板的制作方法及tft基板
US20180219032A1 (en) Display panel, manufacturing method thereof and display device
US11087985B2 (en) Manufacturing method of TFT array substrate
WO2021012344A1 (zh) 一种TFT驱动背板及Micro-LED显示器
US10784287B2 (en) TFT substrate and manufacturing method thereof
US20230098341A1 (en) Array substrate and display panel
CN112420739A (zh) 一种显示面板及其制备方法
US10361261B2 (en) Manufacturing method of TFT substrate, TFT substrate, and OLED display panel
WO2021012435A1 (zh) 薄膜晶体管基板及其制作方法
US10651205B2 (en) Array substrate, display panel and display device
EP3709355A1 (en) Array substrate and manufacturing method therefor, and display device
WO2016161700A1 (zh) 一种薄膜晶体管阵列基板及其制造方法
WO2024027397A1 (zh) 阵列基板及显示面板
CN219842979U (zh) 一种减小膜内应力影响的tft阵列基板
CN106940507B (zh) 阵列基板及其制备方法、显示面板
WO2020147216A1 (zh) Tft阵列基板的制备方法及tft阵列基板
CN113433747B (zh) 阵列基板及制作方法、移动终端
US8138548B2 (en) Thin film transistor array substrate and method for manufacturing the same
WO2023197363A1 (zh) 阵列基板及其制作方法、显示面板
KR20120067108A (ko) 어레이 기판 및 이의 제조방법
CN111180396A (zh) 一种氧化物半导体基板结构及制作方法
KR20090100679A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant