CN219553635U - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN219553635U
CN219553635U CN202320281314.8U CN202320281314U CN219553635U CN 219553635 U CN219553635 U CN 219553635U CN 202320281314 U CN202320281314 U CN 202320281314U CN 219553635 U CN219553635 U CN 219553635U
Authority
CN
China
Prior art keywords
pixel electrode
transistor
light emitting
layer
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202320281314.8U
Other languages
English (en)
Inventor
黄度渊
金光民
金起旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Application granted granted Critical
Publication of CN219553635U publication Critical patent/CN219553635U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/13—Active-matrix OLED [AMOLED] displays comprising photosensors that control luminance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80515—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种显示装置包括：晶体管；第一像素电极，连接到晶体管；第二像素电极，与第一像素电极邻近并且通过全局晶体管可连接到第一像素电极；全局晶体管的连接图案，该连接图案接触第一像素电极和第二像素电极；绝缘膜，位于第一像素电极、第二像素电极和连接图案上；以及全局晶体管的信号线，位于绝缘膜上并且在平面图中与连接图案交叉。

Description

显示装置
技术领域
各实施例涉及一种显示装置。更具体而言，各实施例涉及一种显示装置以及制造(或提供)该显示装置的方法。
背景技术
显示装置是显示图像以向显示装置外部(诸如向用户)提供视觉信息的装置。随着显示装置的厚度及重量减小，显示装置的用途正在多样化。
显示装置可以根据视角而提供不同的视觉信息。通常，显示装置被制造(或提供)为实现宽视角，但实现窄视角可能是期望的，使得显示装置的显示屏幕仅在相对于该显示屏幕的预定位置处可见。
实用新型内容
实施例提供了能够在不降低分辨率的情况下调整视角的显示装置。
其他实施例提供了制造(或提供)该显示装置的方法。
根据实施例的显示装置包括：基板；晶体管，设置在基板上；第一像素电极，设置在晶体管上并且连接到晶体管；第二像素电极，设置在晶体管上并且与第一像素电极邻近；连接图案，接触第一像素电极和第二像素电极；绝缘膜，设置在第一像素电极、第二像素电极和连接图案上；以及信号线，设置在绝缘膜上并且在平面图中与连接图案交叉。
在实施例中，在平面图中，信号线可以与第一像素电极和第二像素电极间隔开，并且可以设置在第一像素电极与第二像素电极之间。
在实施例中，信号线可以具有网格形状。
在实施例中，第一像素电极和第二像素电极可以设置在同一层上并且包括相同的材料。
在实施例中，连接图案可以包括氧化铟镓锌(IGZO)。
在实施例中，显示装置可以进一步包括：桥接图案，设置在晶体管上并设置在第一像素电极下方，并且该桥接图案可以接触第一像素电极和晶体管并且与第二像素电极间隔开。
在实施例中，晶体管可以包括：有源层，设置在基板上；以及栅电极，设置在有源层上并且与有源层重叠。
在实施例中，信号线可以与栅电极包括相同的材料。
在实施例中，显示装置可以进一步包括：像素限定层，设置在绝缘膜和信号线上并且限定与第一像素电极重叠的第一开口以及与第二像素电极重叠的第二开口；第一发光层，设置在第一开口中；第二发光层，设置在第二开口中；以及公共电极层，设置在第一发光层、第二发光层和像素限定层上。
在实施例中，显示装置可以进一步包括：第一黑矩阵，设置在公共电极层上并且与第一像素电极重叠；以及第二黑矩阵，设置在公共电极层上、与第二像素电极重叠并且与第一黑矩阵间隔开。
在实施例中，第一像素电极和第二像素电极可以在第一方向上彼此邻近，第一黑矩阵可以相对于第一像素电极的中心在与第一方向交叉的第二方向上设置，并且第二黑矩阵可以相对于第二像素电极的中心在与第二方向相反的第三方向上设置。
根据实施例的显示装置可以包括多个像素，并且多个像素中的每一个发射颜色光，并且包括：晶体管；第一发光二极管，包括连接到晶体管的第一阳极端子；全局晶体管，包括被施加全局信号的全局栅极端子，并且该全局晶体管连接到第一发光二极管；以及第二发光二极管，包括连接到全局晶体管的第二阳极端子。
在实施例中，全局晶体管可以通过全局信号而被导通。
在实施例中，当全局晶体管被截止时，电流可以在第一发光二极管中流动，并且当全局晶体管被导通时，电流可以在第一发光二极管和第二发光二极管中流动。
根据实施例的制造(或提供)显示装置的方法可以包括：在基板上形成晶体管；在晶体管上形成连接到晶体管的像素电极层；通过对像素电极层进行图案化，来形成第一像素电极以及与第一像素电极邻近的第二像素电极；在第一像素电极和第二像素电极上形成接触第一像素电极和第二像素电极的连接图案；在第一像素电极、第二像素电极和连接图案上形成绝缘膜；以及在绝缘膜上形成在平面图中与连接图案交叉的信号线。
在实施例中，该方法可以进一步包括：在绝缘膜和信号线上形成像素限定层；在像素限定层中形成与第一像素电极重叠的第一开口以及与第二像素电极重叠的第二开口；以及形成与第一开口重叠并且暴露第一像素电极的第三开口以及与第二开口重叠并且暴露第二像素电极的第四开口。
在实施例中，该方法可以进一步包括：在像素限定层上形成公共电极层；在公共电极层上形成与第一像素电极重叠的第一黑矩阵；以及在公共电极层上形成与第二像素电极重叠的第二黑矩阵。
在实施例中，形成信号线可以包括：在绝缘膜上形成导电层；以及通过对导电层进行图案化来形成网格形状。
在实施例中，在平面图中，信号线可以与第一像素电极和第二像素电极间隔开，并且可以设置在第一像素电极与第二像素电极之间。
在实施例中，连接图案可以由氧化铟镓锌(IGZO)形成。
在根据本实用新型的实施例的显示装置中，由于发射单色光并且包括在显示装置中的子像素包括彼此分别可连接或可断开的第一像素电极和第二像素电极，并且包括用于连接或断开第一像素电极和第二像素电极的全局晶体管，因此包括第一像素电极的第一发光二极管和包括第二像素电极的第二发光二极管可以通过被施加到全局晶体管的全局信号来选择性地发光。相应地，可以在不降低显示装置的分辨率的情况下调整该显示装置的视角。
当连接到第一发光二极管和第二发光二极管的全局晶体管响应于全局信号而导通或截止时，即使在没有单独的晶体管的情况下，第二发光二极管也可以接收驱动电流。相应地，包括这些像素的显示装置可以在不降低分辨率的情况下调整视角。
附图说明
通过参考附图进一步详细地描述本公开的实施例，本公开的上述以及其他优点和特征将变得更加显而易见。
图1是图示出根据实施例的显示装置的平面图。
图2是图示出图1的区域A的放大平面图。
图3是图示出图2的区域B的放大平面图。
图4是沿着图2的线I-I’截取的截面图。
图5是图示出根据实施例的包括在显示装置中的像素的电路图。
图6是图示出图5的示例的电路图。
图7至图25是用于说明根据实施例的制造显示装置的方法的视图。
具体实施方式
在下文中，将参考附图更详细地描述根据实施例的显示装置。在附图中，相同的附图标记用于相同的部件，并且将省略对相同部件的冗余描述。如本文中所使用的，附图标记可以指示单个元件或多个该元件。例如，在附图中标记单数形式的元件的附图标记可以在说明书文本中用于指代多个该单数元件。
将理解，当元件被称为与另一元件相关(诸如“在”另一元件“上”)时，该元件可以直接在另一元件上，或者在它们之间可以存在居间元件。相反，当元件被称为与另一元件相关(诸如“直接在”另一元件“上”)时，不存在居间元件。
将理解，尽管在本文中术语“第一”、“第二”、“第三”等可以用于描述各种元件、部件、区域、层和/或部分，但是这些元件、部件、区域、层和/或部分不应受这些术语的限制。这些术语仅用于将一个元件、部件、区域、层或部分与另一元件、部件、区域、层或部分区分开。因此，以下讨论的第一元件、部件、区域、层或部分可以被称为第二元件、部件、区域、层或部分，而不脱离本文的教导。
本文中所使用的术语仅出于描述特定实施例的目的，而并非旨在进行限制。如本文中所使用的，“一”、“该(所述)”和“至少一个”不表示数量限制，并且旨在包括单数和复数两者，除非上下文另外明确地指出。例如，“元件”与“至少一个元件”具有相同含义，除非上下文另外明确指出。“至少一个”不应被解释为限制“一”。“或”是指“和/或”。如本文中所使用的，术语“和/或”包括相关列出的项目中的一个或多个的任何和所有组合。将进一步理解，术语“包含”及其变型和/或“包括”及其变型当在本说明书中使用时，指定所陈述的特征、区域、整体、步骤、操作、元件和/或部件的存在，但不排除一个或多个其他特征、区域、整体、步骤、操作、元件、部件和/或其组合的存在或添加。
此外，可以在本文中使用诸如“下”或“底”以及“上”或“顶”的相对术语，来描述如图中所图示出的一个元件与另一元件之间的关系。将理解，除了图中所描绘的方位之外，相对术语旨在还涵盖装置的不同方位。例如，如果附图中的一个图中的装置被翻转，则被描述为在其他元件的“下”侧的元件将随之被定向在其他元件的“上”侧。因此，取决于附图的特定方位，术语“下”可以包括“下”和“上”两种方位。类似地，如果附图中的一个图中的装置被翻转，则被描述为在其他元件“下方”或“下面”的元件将随之被定向在其他元件“上方”。因此，术语“下方”和“下面”可以涵盖上方和下方两种方位。
除非另有限定，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。还应当理解，例如在常用词典中限定的那些术语的术语应当被解释为具有与其在相关领域和本公开的情境中的含义一致的含义，并且除非在本文中明确如此限定，否则将不会以理想的或过于正式的意义来解释。本文参考作为理想化实施例的示意性图示的截面图示来描述实施例。因此，应预期到由于例如制造技术和/或公差导致的图示的形状的变化。因此，本文所描述的实施例不应解释为限于本文所图示的区域的特定形状，而应包括例如由制造导致的形状的偏差。例如，图示出或描述为平坦的区域通常可以具有粗糙和/或非线性特征。此外，所图示的尖角可以被倒圆。因此，附图中图示出的区域本质上是示意性的，并且它们的形状不旨在图示出区域的精确形状，并且也不旨在限制本公开的范围。
图1是图示出根据实施例的显示装置10的平面图。图2是图示出图1的区域A的放大平面图。图3是图示出图2的区域B的放大平面图。图4是沿着图2的线I-I’截取的截面图。
参考图1，显示装置10可以包括显示区域DA和非显示区域NDA。显示区域DA可以在显示装置10的屏幕(例如，显示屏幕)上显示图像。可以在显示区域DA中设置以复数形式提供的像素PX(其包括发射光以显示图像的多个像素PX)以及将作为电信号的驱动信号传输到像素PX的线(例如，导电线或电信号线)。作为电信号线的线的示例包括栅极线和数据线。栅极线可以传输栅极信号，并且数据线可以传输数据信号。
非显示区域NDA可以是不显示图像的区域(例如，平面区域)。作为电信号线的用于驱动的线以及驱动器可以设置在非显示区域NDA中。例如，栅极驱动器、发光驱动器、焊盘和驱动芯片可以设置在非显示区域NDA中。非显示区域NDA可以与显示区域DA邻近，例如与显示区域DA的至少一侧邻近。在实施例中，非显示区域NDA可以围绕显示区域DA，例如与显示区域DA的所有侧邻近。然而，根据本实用新型的实施例不限于此，并且图像也可以显示在非显示区域NDA中。
参考图1至图3，显示装置10可以包括像素PX。像素PX中的每一个可以包括第一至第三子像素SPX1、SPX2和SPX3。第一至第三子像素SPX1、SPX2和SPX3可以发射彼此不同颜色的光。第一子像素SPX1可以发射具有第一颜色的第一光，第二子像素SPX2可以发射具有第二颜色的第二光，并且第三子像素SPX3可以发射具有第三颜色的第三光。例如，第一颜色可以是红色，第二颜色可以是绿色，并且第三颜色可以是蓝色。然而，根据本实用新型的实施例不限于此。
在实施例中，第一至第三子像素SPX1、SPX2和SPX3中的每一个可以包括包含两个像素电极PE1和PE2的像素电极PE。相应地，第一至第三子像素SPX1、SPX2和SPX3中的每一个可以包括两个发光元件，例如两个发光二极管LD1和LD2。例如，第一至第三子像素SPX1、SPX2和SPX3中的每一个可以包括第一发光二极管LD1和第二发光二极管LD2。第一发光二极管LD1可以包括第一像素电极PE1。第二发光二极管LD2可以包括第二像素电极PE2。第一像素电极PE1和第二像素电极PE2可以彼此邻近，并且在第一方向DR1上(或沿着第一方向DR1)彼此重叠。
第一至第三子像素SPX1、SPX2和SPX3中的每一个可以包括至少一个晶体管(例如，图4的晶体管TR)以及全局晶体管(例如，图4的全局晶体管TRg)。包括在第一发光二极管LD1中的第一像素电极PE1可以直接连接到晶体管TR，并且包括在第二发光二极管LD2中的第二像素电极PE2可以不直接连接到晶体管TR。全局晶体管TRg可以直接连接到同一像素PX的不同发光元件的第一像素电极PE1和第二像素电极PE2两者。
晶体管TR可以控制在发光二极管LD1和LD2中流动的驱动电流(例如，电驱动电流)。全局晶体管TRg可以控制在第二发光二极管LD2中流动的驱动电流。
第一像素电极PE1和第二像素电极PE2可以通过连接图案CP彼此连接。第一像素电极PE1和第二像素电极PE2可以在第一方向DR1上彼此邻近，并且连接图案CP可以在第一方向DR1上延伸，例如以具有沿着第一方向DR1的主尺寸，但不限于此。
第一像素电极PE1、第一发光层LEL1和公共电极层CEL可以一起构成第一发光二极管LD1，并且第二像素电极PE2、第二发光层LEL2和公共电极层CEL可以一起构成第二发光二极管LD2。
在实施例中，施加全局信号的信号线SL可以设置在第一像素电极PE1与第二像素电极PE2之间。在平面图中，信号线SL可以与将第一像素电极PE1和第二像素电极PE2连接的连接图案CP交叉。
在平面图中，信号线SL可以与第一像素电极PE1和第二像素电极PE2间隔开，并且可以具有网格形状。信号线SL和连接图案CP可以构成全局晶体管TRg的部分。相应地，通过经由信号线SL传输的全局信号，驱动电流可以被提供到第二发光二极管LD2。像素电极PE在平面图中可以具有外边缘，并且与第一像素电极PE1和第二像素电极PE2间隔开的信号线SL与像素电极PE的外边缘间隔开。信号线SL可以相对于由彼此交叉的第一方向DR1和第二方向DR2限定的平面沿着一个或多个方向与第一像素电极PE1和第二像素电极PE2间隔开。在平面图中，由于具有网格形状，因此信号线SL的多个实体部分彼此间隔开以在实体部分之间限定间隙或空间。
黑矩阵层的第一黑矩阵BM1和第二黑矩阵BM2可以设置在公共电极层CEL上。第一黑矩阵BM1和第二黑矩阵BM2可以彼此间隔开。沿着与第一方向DR1、第二方向DR2和第三方向DR3(第三方向DR3与第二方向DR2相反)中的每一个交叉的厚度方向，第一黑矩阵BM1可以与第一像素电极PE1重叠(或与其相对应)，并且第二黑矩阵BM2可以与第二像素电极PE2重叠(与其相对应)。
相对于图2的平面图，第一黑矩阵BM1可以相对于第一像素电极PE1的中心在与第一方向DR1交叉的第二方向DR2上设置在第一像素电极PE1上。第二黑矩阵BM2可以相对于第二像素电极PE2的中心在与第二方向DR2相反的第三方向DR3上设置在第二像素电极PE2上。例如，第一方向DR1可以分别垂直于第二方向DR2和第三方向DR3。然而，根据本实用新型的实施例不限于此。同一子像素的第一黑矩阵BM1和第二黑矩阵BM2可以设置在该子像素的相反端。在实施例中，第一像素电极PE1和第二像素电极PE2沿着第一方向DR1彼此邻近，第一像素电极PE1和第二像素电极PE2中的每一个包括沿着与第一方向DR1交叉的第二方向DR2(或第三方向DR3)彼此相反的第一端和第二端，第一黑矩阵BM1与第一像素电极PE1的第一端重叠，并且第二黑矩阵BM2与第二像素电极PE2的第二端重叠。
第一黑矩阵BM1和第二黑矩阵BM2可以用来阻挡和/或吸收光。相应地，第一黑矩阵BM1可以调整第一发光二极管LD1的视角，并且第二黑矩阵BM2可以调整第二发光二极管LD2的视角。
在实施例中，由于第一至第三子像素SPX1、SPX2和SPX3中的每一个包括第一像素电极PE1和第二像素电极PE2以及将第一像素电极PE1和第二像素电极PE2彼此连接的全局晶体管TRg，因此包括第一像素电极PE1的第一发光二极管LD1和包括第二像素电极PE2的第二发光二极管LD2可以通过全局信号来选择性地发光。相应地，可以在不降低显示装置10的分辨率的情况下调整显示装置10的视角。
进一步参考图4，显示装置10可以包括基板SUB、缓冲层BFR、至少一个晶体管TR、存储电容器CST、绝缘层IL以及桥接图案BP、第一像素电极PE1、第二像素电极PE2、连接图案CP、绝缘膜IF、信号线SL、像素限定层PDL、第一发光层LEL1、第二发光层LEL2、公共电极层CEL、封装层ECP、第一黑矩阵BM1和第二黑矩阵BM2。
晶体管TR可以设置在基板SUB上，并且可以包括有源层ACT、栅电极GE、源电极SE和漏电极DE。存储电容器CST可以包括第一电容器电极CST1和第二电容器电极CST2。绝缘层IL可以包括第一至第五绝缘层IL1、IL2、IL3、IL4和IL5。封装层ECP可以包括第一无机封装层IEL1、有机封装层OEL和第二无机封装层IEL2。
基板SUB可以由玻璃、石英或塑料等形成(或者包括玻璃、石英或塑料等)。缓冲层BFR可以设置在基板SUB上。缓冲层BFR可以防止来自基板SUB的金属原子或杂质扩散到有源层ACT。
有源层ACT可以设置在缓冲层BFR上。有源层ACT可以被划分为掺杂有杂质的源区和漏区以及位于源区与漏区之间的沟道区。
第一绝缘层IL1可以设置在缓冲层BFR上。第一绝缘层IL1可以覆盖有源层ACT，并且可以被形成(或提供)为沿着有源层ACT的轮廓具有基本上相同的厚度。然而，本实用新型不限于此。例如，第一绝缘层IL1可以包括无机材料。
栅电极GE和第一电容器电极CST1可以设置在第一绝缘层IL1上。在实施例中，栅电极GE可以与有源层ACT的沟道区重叠。栅电极GE和第一电容器电极CST1可以被认为彼此位于同一层中。由于位于同一层中或同一层上，因此各元件可以是同一材料层的相应部分，可以通过与同一下层或上层形成界面而位于同一层上，可以在同一工艺中被提供或形成，和/或可以被提供或形成为包括相同材料，等等，但不限于此。
第二绝缘层IL2可以设置在第一绝缘层IL1上。另外，第二绝缘层IL2可以覆盖栅电极GE和第一电容器电极CST1，并且可以被设置为沿着栅电极GE和第一电容器电极CST1的轮廓具有基本上相同的厚度。然而，本实用新型不限于此。
第二电容器电极CST2可以设置在第二绝缘层IL2上。在实施例中，第二电容器电极CST2可以与第一电容器电极CST1重叠，并且第一电容器电极CST1和第二电容器电极CST2可以一起构成存储电容器CST。
第三绝缘层IL3可以设置在第二绝缘层IL2上。而且，第三绝缘层IL3可以覆盖第二电容器电极CST2，并且可以被设置为沿着第二电容器电极CST2的轮廓具有基本上相同的厚度。然而，本实用新型不限于此。
源电极SE和漏电极DE可以设置在第三绝缘层IL3上。源电极SE可以通过形成在第一至第三绝缘层IL1、IL2和IL3中(或被限定为延伸穿过第一至第三绝缘层IL1、IL2和IL3)的第一接触孔(或在第一接触孔处)接触有源层ACT的源区。漏电极DE可以通过形成在第一至第三绝缘层IL1、IL2和IL3中的第二接触孔接触有源层ACT的漏区。由于接触，因此各元件可以在它们之间形成界面，但不限于此。
第四绝缘层IL4可以设置在第三绝缘层IL3上。此外，第四绝缘层IL4可以覆盖源电极SE和漏电极DE，并且可以具有基本上平坦的上表面，而不会在源电极SE与漏电极DE周围由于其不平坦的轮廓而产生台阶。例如，第四绝缘层IL4可以包括有机材料。
桥接图案BP可以设置在第四绝缘层IL4上。桥接图案BP可以通过形成在第四绝缘层IL4中的第三接触孔接触源电极SE或漏电极DE。
第五绝缘层IL5可以设置在第四绝缘层IL4上。而且，第五绝缘层IL5可以覆盖桥接图案BP，并且可以具有基本上平坦的上表面，而不会在桥接图案BP周围产生台阶。例如，第五绝缘层IL5可以包括有机材料。
第一像素电极PE1和第二像素电极PE2可以设置在第五绝缘层IL5上。第一像素电极PE1和第二像素电极PE2可以设置在同一层上，并且可以包括相同的材料。第一像素电极PE1和第二像素电极PE2可以具有反射或透射特性。例如，第一像素电极PE1和第二像素电极PE2可以包括金属。
第一像素电极PE1可以通过形成在第五绝缘层IL5中的接触孔CNT接触桥接图案BP。由此，第一像素电极PE1可以直接连接到晶体管TR。在实施例中，晶体管TR可以被认为包括桥接图案BP，使得第一像素电极PE1被公开为直接连接到晶体管TR。也就是说，桥接图案BP可以被认为确定各元件之间的直接连接或间接连接。
第二像素电极PE2可以与第一像素电极PE1邻近，并且可以与桥接图案BP间隔开。也就是说，第二像素电极PE2可以不接触桥接图案BP，并且第二像素电极PE2可以不直接连接到晶体管TR。
连接图案CP可以设置在第五绝缘层IL5上，并且可以接触第一像素电极PE1和第二像素电极PE2。连接图案CP由于在第一像素电极PE1与第二像素电极PE2之间延伸(并且与第一像素电极PE1和第二像素电极PE2中的每一个接触)，因此可以将第一像素电极PE1和第二像素电极PE2彼此连接。
连接图案CP可以包括半导体材料。例如，连接图案CP可以包括氧化铟镓锌(IGZO)。
绝缘膜IF可以设置在第五绝缘层IL5上。另外，绝缘膜IF可以设置在第一像素电极PE1、第二像素电极PE2和连接图案CP上，并且可以覆盖第一像素电极PE1、第二像素电极PE2和连接图案CP。
绝缘膜IF可以被设置为沿着第一像素电极PE1、第二像素电极PE2和连接图案CP的轮廓具有基本上相同的厚度。然而，本实用新型不限于此。例如，绝缘膜IF可以包括无机材料。
信号线SL可以设置在绝缘膜IF上。信号线SL在平面图中可以设置在第一像素电极PE1与第二像素电极PE2之间，并且第一像素电极PE1和第二像素电极PE2可以与用于将第一像素电极PE1和第二像素电极PE2连接的连接图案CP交叉。信号线SL在平面图中可以与第一像素电极PE1和第二像素电极PE2间隔开，并且可以与连接图案CP部分地重叠。
信号线SL可以与包括在晶体管TR中的栅电极GE包括相同的材料。然而，根据本实用新型的实施例不限于此。构成栅电极GE和信号线SL的材料的示例可以包括银(Ag)、含银合金、钼(Mo)、含钼合金、铝(Al)、含铝合金、氮化铝(AlN)、钨(W)、氮化钨(WN)、铜(Cu)、镍(Ni)、铬(Cr)、氮化铬(CrN)、钛(Ti)、钽(Ta)、铂(Pt)、钪(Sc)、氧化铟锡(ITO)、氧化铟锌(IZO)等。这些材料可以单独使用或组合使用。
连接图案CP和信号线SL可以构成全局晶体管TRg的部分。全局晶体管TRg可以接收全局信号作为电信号，并且第二发光二极管LD2可以通过全局信号来接收驱动电流。在实施例中，显示装置10可以包括发射彼此不同颜色的光的多个像素PX(或子像素)，并且多个像素PX之中的每个像素PX(或子像素)可以包括电气电流被提供到每个像素PX所经由的晶体管TR、连接到晶体管TR的第一发光二极管LD1、与第一发光二极管LD1邻近并且可连接到第一发光二极管LD1的第二发光二极管LD2以及接收电信号(例如，全局信号)并且连接到第一发光二极管LD1的全局晶体管TRg。全局晶体管TRg通过接收电信号而导通，并且通过缺失电信号而截止。被截止的全局晶体管TRg将第二发光二极管LD2与第一发光二极管LD1断开，并且电气电流在第一发光二极管LD1中流动，并且被导通的全局晶体管TRg将第二发光二极管LD2连接到第一发光二极LD1，并且电气电流在第一发光二极管LD1和第二发光二极管LD2两者中流动。
像素限定层PDL可以设置在绝缘膜IF上。而且，像素限定层PDL可以设置在信号线SL上，并且可以覆盖信号线SL。
与第一像素电极PE1重叠的第一开口OP1以及与第二像素电极PE2重叠的第二开口OP2可以限定在像素限定层PDL中或由像素限定层PDL限定。与第一开口OP1重叠(或对齐)的第三开口OP3以及与第二开口OP2重叠(或对齐)的第四开口OP4可以限定在绝缘膜IF中或由绝缘膜IF限定。例如，像素限定层PDL可以包括有机材料或无机材料。在同一子像素内，彼此对齐的相应开口可以将相应像素电极暴露于像素限定层PDL和绝缘膜IF外部。
第一发光层LEL1可以设置在第一像素电极PE1上，并且第二发光层LEL2可以设置在第二像素电极PE2上。第一发光层LEL1可以设置于限定在像素限定层PDL中的第一开口OP1以及限定在绝缘膜IF中的第三开口OP3中。第二发光层LEL2可以设置于限定在像素限定层PDL中的第二开口OP2以及限定在绝缘膜IF中的第四开口OP4中。在实施例中，第一发光层LEL1和第二发光层LEL2中的每一个可以具有包括空穴注入层、空穴传输层、有机发光层、电子传输层和电子注入层的多层结构。有机发光层可以包括发光材料。
公共电极层CEL可以覆盖第一发光层LEL1和第二发光层LEL2，并且可以设置在像素限定层PDL、第一发光层LEL1和第二发光层LEL2上。在实施例中，公共电极层CEL可以具有板形状。另外，公共电极层CEL可以具有透射或反射特性。例如，公共电极层CEL可以包括金属。
第一像素电极PE1、第一发光层LEL1和公共电极层CEL可以构成第一发光二极管LD1的部分，并且第二像素电极PE2、第二发光层LEL2和公共电极层CEL可以构成第二发光二极管LD2的部分。由于第一发光二极管LD1和第二发光二极管LD2分别包括第一像素电极PE1和第二像素电极PE2，所以第一发光二极管LD1和第二发光二极管LD2可以彼此单独地发光。
封装层ECP可以防止湿气和氧气从外部渗透到发光二极管中。例如，封装层ECP可以包括第一无机封装层IEL1、有机封装层OEL和第二无机封装层IEL2。
第一无机封装层IEL1可以设置在公共电极层CEL上，以沿着公共电极层CEL的轮廓具有基本上相同的厚度。有机封装层OEL可以设置在第一无机封装层IEL1上，并且可以具有基本上平坦的上表面，而不在第一无机封装层IEL1周围产生台阶。第二无机封装层IEL2可以设置在有机封装层OEL上。
第一黑矩阵BM1和第二黑矩阵BM2可以设置在封装层ECP上。第二黑矩阵BM2可以与第一黑矩阵BM1间隔开。第一黑矩阵BM1和第二黑矩阵BM2可以用来阻挡和/或吸收光。相应地，第一黑矩阵BM1和第二黑矩阵BM2中的每一个可以包括黑色颜料、黑色染料或导电材料。
图5是图示出根据实施例的包括在显示装置10中的像素PX的电路图。
参考图1和图5，显示装置10可以包括多个像素PX。像素PX中的每一个可以包括驱动晶体管TRd、第一发光二极管LD1、全局晶体管TRg和第二发光二极管LD2。
驱动晶体管TRd可以包括第一栅极端子、第一源极端子和第一漏极端子。驱动晶体管TRd的第一漏极端子可以连接到第一发光二极管LD1。
第一发光二极管LD1可以包括第一阳极端子和第一阴极端子。第一发光二极管LD1的第一阳极端子可以连接到驱动晶体管TRd。
全局晶体管TRg可以包括全局栅极端子、全局源极端子和全局漏极端子。全局信号GLS可以被施加到全局晶体管TRg的全局栅极端子。全局晶体管TRg的全局源极端子可以连接到第一发光二极管LD1，并且全局漏极端子可以连接到第二发光二极管LD2。全局晶体管TRg可以通过全局信号GLS而导通或截止。也就是说，与第一像素电极PE1邻近的第二像素电极PE2通过全局晶体管TRg可连接到第一像素电极PE1。
第二发光二极管LD2可以包括第二阳极端子和第二阴极端子。第二发光二极管LD2的第二阳极端子可以连接到全局晶体管TRg。
在实施例中，当全局晶体管TRg通过全局信号GLS被截止时，电流(例如，电气电流)可以仅在第一发光二极管LD1中流动。也就是说，当全局晶体管TRg通过全局信号GLS被截止时，没有电流可以在第二发光二极管LD2中流动。相应地，第二发光二极管LD2可以不发光，并且只有第一发光二极管LD1可以发光。
当全局晶体管TRg通过全局信号GLS被导通时，电流可以在第一发光二极管LD1和第二发光二极管LD2中流动。相应地，第一发光二极管LD1和第二发光二极管LD2两者可以发光。在实施例中，当全局晶体管TRg通过全局信号GLS被导通时，第一发光二极管LD1和第二发光二极管LD2可以同时发光。
图6是图示出图5的示例的电路图。
参考图5和图6，像素PX可以通过像素电路PXC被驱动。像素PX可以包括像素电路PXC以及连接到像素电路PXC的第一发光二极管LD1和第二发光二极管LD2。像素电路PXC可以包括多个晶体管TR以及至少一个存储电容器CST。
在实施例中，像素电路PXC可以包括第一晶体管TR1、第二晶体管TR2、第三晶体管TR3、第四晶体管TR4、第五晶体管TR5、第六晶体管TR6、第七晶体管TR7、全局晶体管TRg以及存储电容器CST。
第一晶体管TR1可以包括第一栅极端子、第一源极端子和第一漏极端子。第一晶体管TR1的第一源极端子可以电连接到第一节点。第一晶体管TR1的第一源极端子可以接收数据电压DATA。第一晶体管TR1的第一漏极端子可以通过第六晶体管TR6电连接到诸如发光二极管的发光元件。第一晶体管TR1可以产生驱动电流。例如，第一晶体管TR1可以被称为驱动晶体管TRd。
第二晶体管TR2可以包括第二栅极端子、第二源极端子和第二漏极端子。第二晶体管TR2的第二栅极端子可以通过栅极线接收第一栅极信号GW。例如，第一栅极信号GW可以被称为写入栅极信号GW。第二晶体管TR2的第二源极端子可以通过数据线接收数据电压DATA。第二晶体管TR2的第二漏极端子可以在第二晶体管TR2导通的时段期间向第一节点提供数据电压DATA。
第二晶体管TR2可以响应于第一栅极信号GW而导通或截止。例如，当第二晶体管TR2是PMOS晶体管时，第二晶体管TR2可以在第一栅极信号GW具有正电压电平时被截止，并且可以在第一栅极信号GW具有负电压电平时被导通。例如，第二晶体管TR2可以被称为开关晶体管。
第三晶体管TR3可以包括第三栅极端子、第三源极端子和第三漏极端子。第三晶体管TR3的第三栅极端子可以接收第二栅极信号GC。例如，第二栅极信号GC可以被称为补偿控制信号GC。
第三晶体管TR3可以响应于第二栅极信号GC而导通或截止。例如，当第三晶体管TR3是PMOS晶体管时，第三晶体管TR3可以在第二栅极信号GC具有正电压电平时被截止，并且可以在第二栅极信号GC具有负电压电平时被导通。在第三晶体管TR3响应于第二栅极信号GC而导通的时段期间，第三晶体管TR3可以二极管连接第一晶体管TR1。相应地，第三晶体管TR3可以补偿第一晶体管TR1的阈值电压。例如，第三晶体管TR3可以被称为补偿晶体管。然而，根据本实用新型的实施例不限于此，并且第三晶体管TR3可以进一步包括第三背栅极端子，并且可以是NMOS晶体管。
第四晶体管TR4可以包括第四栅极端子、第四源极端子和第四漏极端子。第四晶体管TR4的第四栅极端子可以接收第三栅极信号GI。例如，第三栅极信号GI可以被称为初始化栅极信号GI。
第四晶体管TR4的第四源极端子可以连接到第一晶体管TR1的第一栅极端子。第四晶体管TR4的第四漏极端子可以连接到供应晶体管初始化电压VINT的线。第四晶体管TR4可以将第一晶体管TR1的第一栅极端子和供应晶体管初始化电压VINT的线连接。
第四晶体管TR4可以响应于第三栅极信号GI而导通或截止。例如，当第四晶体管TR4是PMOS晶体管时，第四晶体管TR4可以在第三栅极信号GI具有正电压电平时被截止，并且可以在第三栅极信号GI具有负电压电平时被导通。
在第四晶体管TR4响应于第三栅极信号GI而导通的时段期间，第一晶体管TR1的第一栅极端子可以接收晶体管初始化电压VINT。相应地，第四晶体管TR4可以响应于第三栅极信号GI而将晶体管初始化电压VINT传输到第一晶体管TR1的第一栅极端子。例如，第四晶体管TR4可以被称为初始化晶体管。
然而，根据本实用新型的实施例不限于此，并且第四晶体管TR4可以进一步包括第四背栅极端子，并且可以是NMOS晶体管。
第五晶体管TR5可以包括第五栅极端子、第五源极端子和第五漏极端子。第五晶体管TR5的第五栅极端子可以接收发光驱动信号EM。第五晶体管TR5的第五源极端子可以接收高电源电压ELVDD。第五晶体管TR5的第五漏极端子可以连接到第一节点。当第五晶体管TR5响应于发光驱动信号EM而导通时，第五晶体管TR5可以向第一晶体管TR1提供高电源电压ELVDD。
第六晶体管TR6可以包括第六栅极端子、第六源极端子和第六漏极端子。第六晶体管TR6的第六栅极端子可以接收发光驱动信号EM。第六晶体管TR6的第六源极端子可以连接到第一晶体管TR1。第六晶体管TR6的第六漏极端子可以连接到发光二极管。当第六晶体管TR6响应于发光驱动信号EM而导通时，第六晶体管TR6可以向发光二极管提供驱动电流。例如，第五晶体管TR5和第六晶体管TR6中的每一个可以被称为发射控制晶体管。
第七晶体管TR7可以包括第七栅极端子、第七源极端子和第七漏极端子。第七晶体管TR7的第七栅极端子可以接收第四栅极信号GB。例如，第四栅极信号GB可以被称为旁路栅极信号GB。第七晶体管TR7的第七源极端子可以连接到发光二极管。第七晶体管TR7的第七漏极端子可以接收阳极初始化电压AINT。当第七晶体管TR7响应于第四栅极信号GB而导通时，第七晶体管TR7可以向第一发光二极管LD1提供阳极初始化电压AINT。相应地，第七晶体管TR7可以通过阳极初始化电压AINT来对第一发光二极管LD1的第一阳极端子进行初始化。例如，第七晶体管TR7可以被称为阳极初始化晶体管。
存储电容器CST可以包括第一端子和第二端子。存储电容器CST的第一端子可以连接到第一晶体管TR1，并且存储电容器CST的第二端子可以接收高电源电压ELVDD。存储电容器CST可以在第一栅极信号GW的非激活时段期间保持第一晶体管TR1的第一栅极端子的电压电平。
第一发光二极管LD1可以包括第一阳极端子和第一阴极端子。第一发光二极管LD1的第一阳极端子可以连接到第六晶体管TR6以接收驱动电流，并且第一阴极端子可以接收低电源电压ELVSS。第一发光二极管LD1可以产生具有与驱动电流相对应的亮度的光。
全局晶体管TRg可以包括全局栅极端子、全局源极端子以及全局漏极端子。全局晶体管TRg的全局栅极端子可以通过信号线(例如，图2的信号线SL)来接收全局信号GLS。全局晶体管TRg的全局源极端子可以连接到第一发光二极管LD1，并且全局漏极端子可以连接到第二发光二极管LD2。全局晶体管TRg可以通过全局信号GLS而导通或截止。全局漏极端子可以在全局晶体管TRg导通的时段期间向第二发光二极管LD2提供驱动电流。
全局晶体管TRg可以响应于全局信号GLS而导通或截止。例如，当全局晶体管TRg是NMOS晶体管时，全局晶体管TRg可以在全局信号GLS具有正电压电平时被导通，并且全局晶体管TRg可以在全局信号GLS具有负电压电平时被截止。
第二发光二极管LD2可以包括第二阳极端子和第二阴极端子。第二发光二极管LD2的第二阳极端子可以连接到全局晶体管TRg以接收驱动电流，并且第二阴极端子可以接收低电源电压ELVSS。第二发光二极管LD2可以产生具有与驱动电流相对应的亮度的光。
在实施例中，当连接到第一发光二极管LD1和第二发光二极管LD2的全局晶体管TRg响应于全局信号GLS而导通或截止时，即使第二发光二极管LD2不包括单独的晶体管，第二发光二极管LD2也可以接收驱动电流。相应地，包括像素PX的显示装置10可以在不降低分辨率的情况下调整视角。
图7至图25是用于说明根据实施例的制造(或提供)显示装置10的方法的视图。
参考图7至图25描述的制造显示装置的方法可以是制造参考图1至图4描述的显示装置10的方法。相应地，可以省略与参考图1至图4描述的显示装置10的描述重叠的部分。
图7至图9是图示出根据实施例的制造显示装置10的方法的截面图。
参考图7和图8，可以在基板SUB上形成(或提供)缓冲层BFR。可以在缓冲层BFR上形成晶体管TR以及绝缘层IL1、IL2和IL3。
可以在缓冲层BFR上形成有源层ACT。可以在缓冲层BFR上形成第一绝缘层IL1以覆盖有源层ACT。可以在第一绝缘层IL1上形成栅电极GE和第一电容器电极CST1。可以在第一绝缘层IL1上形成第二绝缘层IL2以覆盖栅电极GE和第一电容器电极CST1。可以在第二绝缘层IL2上形成第二电容器电极CST2。第一电容器电极CST1和第二电容器电极CST2可以形成存储电容器CST。
可以在第二绝缘层IL2上形成第三绝缘层IL3以覆盖第二电容器电极CST2。可以在第三绝缘层IL3上形成源电极SE和漏电极DE。有源层ACT、栅电极GE、源电极SE和漏电极DE可以形成晶体管TR。
进一步参考图9，可以在第三绝缘层IL3上形成第四绝缘层IL4以覆盖源电极SE和漏电极DE。可以在第四绝缘层IL4中形成暴露源电极SE或漏电极DE的一部分的相应接触孔。
可以在第四绝缘层IL4上形成桥接图案BP。桥接图案BP可以通过相应接触孔接触源电极SE或漏电极DE。
图10是图示出根据实施例的制造显示装置10的方法的平面图，并且图11是沿着图10的线II-II’截取的截面图。
进一步参考图10和图11，可以在第四绝缘层IL4上形成第五绝缘层IL5以覆盖桥接图案BP。可以在第五绝缘层IL5中形成将桥接图案BP的一部分暴露于第四绝缘层IL4外部的接触孔CNT。
可以在第五绝缘层IL5上形成像素电极层PEL。像素电极层PEL可以通过接触孔CNT接触桥接图案BP。相应地，像素电极层PEL可以通过桥接图案BP连接到晶体管TR。
图12是图示出根据实施例的制造显示装置10的方法的平面图，并且图13是沿着图12的线III-III’截取的截面图。
进一步参考图12和图13，可以通过对像素电极层PEL进行图案化来形成第一像素电极PE1和第二像素电极PE2。第一像素电极PE1和第二像素电极PE2中的每一者可以包括在一个子像素中。第二像素电极PE2可以被形成为在第一方向DR1上(或沿着第一方向DR1)与第一像素电极PE1邻近。
图14是图示出根据实施例的制造显示装置10的方法的平面图，并且图15是沿着图14的线IV-IV’截取的截面图。
进一步参考图14和图15，可以在第一像素电极PE1和第二像素电极PE2上形成接触第一像素电极PE1和第二像素电极PE2的连接图案CP。连接图案CP可以在第一方向DR1上延伸，并且可以将第一像素电极PE1和第二像素电极PE2彼此连接。
连接图案CP可以由半导体材料形成。例如，连接图案CP可以由氧化铟镓锌(IGZO)形成。
图16是图示出根据实施例的制造显示装置10的方法的截面图。
进一步参考图16，可以在第一像素电极PE1、第二像素电极PE2和连接图案CP上形成绝缘膜IF。可以在第五绝缘层IL5上形成绝缘膜IF以覆盖第一像素电极PE1、第二像素电极PE2和连接图案CP。绝缘膜IF可以由无机材料形成。
图17是图示出根据本实用新型的实施例的制造显示装置10的方法的截面图，图18是图示出根据本实用新型的实施例的制造显示装置10的方法的平面图，并且图19是沿着图18的线V-V’截取的截面图。
进一步参考图17至图19，可以在绝缘膜IF上形成导电层CL。导电层CL可以由金属形成。导电层CL可以与栅电极GE由相同的材料形成。用于形成导电层CL的材料的示例可以包括银(Ag)、含银合金、钼(Mo)、含钼合金、铝(Al)、含铝合金、氮化铝(AlN)、钨(W)、氮化钨(WN)、铜(Cu)、镍(Ni)、铬(Cr)、氮化铬(CrN)、钛(Ti)、钽(Ta)、铂(Pt)、钪(Sc)、氧化铟锡(ITO)、氧化铟锌(IZO)等。这些材料可以单独使用或组合使用。
可以通过对导电层CL进行图案化来形成信号线SL。信号线SL可以被形成为在平面图中与第一像素电极PE1和第二像素电极PE2间隔开。而且，在平面图中，信号线SL可以设置在第一像素电极PE1与第二像素电极PE2之间。信号线SL可以被形成为网格形状。
信号线SL可以与在第一像素电极PE1与第二像素电极PE2之间在第一方向DR1上延伸的连接图案CP交叉。即，信号线SL可以被形成为与连接图案CP重叠。信号线SL和连接图案CP可以形成全局晶体管TRg的部分。
图20至图23是图示出根据实施例的制造显示装置10的方法的截面图。
进一步参考图20至图22，可以在绝缘膜IF和信号线SL上形成像素限定层PDL。可以在像素限定层PDL中分别形成与第一像素电极PE1重叠的第一开口OP1以及与第二像素电极PE2重叠的第二开口OP2。可以在绝缘膜IF中分别形成与第一开口OP1重叠的第三开口OP3以及与第二开口OP2重叠的第四开口OP4。
第一开口OP1和第三开口OP3可以将第一像素电极PE1暴露于绝缘层(例如，像素限定层PDL连同绝缘膜IF)外部。第二开口OP2和第四开口OP4可以暴露第二像素电极PE2。
进一步参考图23，可以在第一开口OP1和第三开口OP3中形成第一发光层LEL1，并且可以在第二开口OP2和第四开口OP4中形成第二发光层LEL2。可以在像素限定层PDL上形成公共电极层CEL以覆盖第一发光层LEL1和第二发光层LEL2。
第一像素电极PE1、第一发光层LEL1和公共电极层CEL可以形成第一发光二极管LD1，并且第二像素电极PE2、第二发光层LEL2和公共电极层CEL可以形成第二发光二极管LD2。第一发光二极管LD1和第二发光二极管LD2可以单独地发光。
图24是图示出根据实施例的制造显示装置10的方法的平面图，并且图25是沿着图24的线VI-VI’截取的截面图。
进一步参考图24和图25，可以在公共电极层CEL上形成封装层ECP。可以在公共电极层CEL上形成第一无机封装层IEL1，可以在第一无机封装层IEL1上形成有机封装层OEL，并且可以在有机封装层OEL上形成第二无机封装层IEL2。
可以在封装层ECP上形成包括多个第一黑矩阵BM1的以复数形式提供的第一黑矩阵BM1以及包括多个第二黑矩阵BM2的以复数形式提供的第二黑矩阵BM2。可以在一个子像素中形成至少一个第一黑矩阵BM1和至少一个第二黑矩阵BM2。在同一子像素内，第二黑矩阵BM2可以被形成为与第一黑矩阵BM1间隔开。第一黑矩阵BM1和第二黑矩阵BM2中的每一个可以由黑色颜料、黑色染料或导电材料形成。
参考图24的平面图，包括在一个子像素中的第一黑矩阵BM1可以与第一像素电极PE1重叠，并且可以相对于第一像素电极PE1的中心在第二方向DR2上形成在第一像素电极PE1上。第二黑矩阵BM2可以相对于第二像素电极PE2的中心在第三方向DR3上形成在第二像素电极PE2上。然而，根据本实用新型的实施例不限于此。
显示装置及其提供方法的实施例可以应用于包括在计算机、笔记本、移动电话、智能电话、智能平板、便携式多媒体播放器(PMP)、个人数字助理(PDA)或MP3播放器等中的显示装置。
尽管已经参考附图描述了显示装置及其提供方法的实施例，但是所图示出的实施例是示例，并且可以由本领域普通技术人员修改和改变，而不背离所附权利要求中所描述的技术精神。

Claims (10)

1.一种显示装置，包括：
晶体管；
第一像素电极，连接到所述晶体管；
第二像素电极，与所述第一像素电极邻近并且通过全局晶体管可连接到所述第一像素电极；
所述全局晶体管的连接图案，所述连接图案接触所述第一像素电极和所述第二像素电极；
绝缘膜，位于所述第一像素电极、所述第二像素电极和所述连接图案上；以及
所述全局晶体管的信号线，所述信号线位于所述绝缘膜上并且在平面图中与所述连接图案交叉。
2.根据权利要求1所述的显示装置，其中，在所述平面图中，所述信号线与所述第一像素电极和所述第二像素电极间隔开并且位于所述第一像素电极与所述第二像素电极之间。
3.根据权利要求2所述的显示装置，其中，在所述平面图中，所述信号线具有网格形状。
4.根据权利要求1所述的显示装置，其中，所述第一像素电极和所述第二像素电极位于同一层上。
5.根据权利要求1所述的显示装置，进一步包括：
桥接图案，将所述晶体管和所述第一像素电极彼此连接，所述桥接图案在所述平面图中与所述晶体管和所述第一像素电极两者重叠并且与所述第二像素电极间隔开。
6.根据权利要求1至5中任一项所述的显示装置，进一步包括：
像素限定层，位于所述绝缘膜和所述信号线上，所述像素限定层限定与所述第一像素电极重叠的第一开口以及与所述第二像素电极重叠的第二开口；
第一发光层，位于所述第一开口中；
第二发光层，位于所述第二开口中；以及
公共电极层，位于所述第一发光层、所述第二发光层和所述像素限定层上。
7.根据权利要求6所述的显示装置，进一步包括：
第一黑矩阵，位于所述公共电极层上并且与所述第一像素电极重叠；以及
第二黑矩阵，位于所述公共电极层上、与所述第二像素电极重叠并且在所述平面图中与所述第一黑矩阵间隔开。
8.根据权利要求7所述的显示装置，其中，
所述第一像素电极和所述第二像素电极沿着第一方向彼此邻近，
所述第一像素电极和所述第二像素电极中的每一个包括沿着与所述第一方向交叉的第二方向彼此相反的第一端和第二端，
所述第一黑矩阵与所述第一像素电极的所述第一端重叠，并且
所述第二黑矩阵与所述第二像素电极的所述第二端重叠。
9.一种显示装置，包括：
多个像素，发射彼此不同颜色的光，并且
所述多个像素当中的每个像素包括：
晶体管，电气电流通过所述晶体管被提供给所述每个像素；
第一发光二极管，连接到所述晶体管；
第二发光二极管，与所述第一发光二极管邻近并且可连接到所述第一发光二极管；以及
全局晶体管，接收电信号并且连接到所述第一发光二极管。
10.根据权利要求9所述的显示装置，其中，所述全局晶体管通过接收所述电信号而被导通，并且通过缺失所述电信号而被截止，并且
其中，被截止的所述全局晶体管将所述第二发光二极管与所述第一发光二极管断开，并且所述电气电流在所述第一发光二极管中流动，并且
被导通的所述全局晶体管将所述第二发光二极管连接到所述第一发光二极管，并且所述电气电流在所述第一发光二极管和所述第二发光二极管两者中流动。
CN202320281314.8U 2022-03-16 2023-02-22 显示装置 Active CN219553635U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220032702A KR20230135710A (ko) 2022-03-16 2022-03-16 표시 장치 및 표시 장치의 제조 방법
KR10-2022-0032702 2022-03-16

Publications (1)

Publication Number Publication Date
CN219553635U true CN219553635U (zh) 2023-08-18

Family

ID=85461640

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202320281314.8U Active CN219553635U (zh) 2022-03-16 2023-02-22 显示装置
CN202310149110.3A Pending CN116779632A (zh) 2022-03-16 2023-02-22 显示装置以及提供该显示装置的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202310149110.3A Pending CN116779632A (zh) 2022-03-16 2023-02-22 显示装置以及提供该显示装置的方法

Country Status (4)

Country Link
US (1) US20230301146A1 (zh)
EP (1) EP4247139A1 (zh)
KR (1) KR20230135710A (zh)
CN (2) CN219553635U (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102430809B1 (ko) * 2017-09-29 2022-08-09 엘지디스플레이 주식회사 양면 디스플레이
CN111986621B (zh) * 2020-08-06 2022-12-23 武汉华星光电半导体显示技术有限公司 Oled显示面板

Also Published As

Publication number Publication date
US20230301146A1 (en) 2023-09-21
EP4247139A1 (en) 2023-09-20
KR20230135710A (ko) 2023-09-26
CN116779632A (zh) 2023-09-19

Similar Documents

Publication Publication Date Title
US11721269B2 (en) Display device
US10720606B2 (en) Display device having pixel including a first region in which a pixel circuit is disposed
KR102478513B1 (ko) 유기 발광 표시 장치
US10991789B2 (en) Foldable display device having plurality of signal lines connected to non-foldable display regions
US20230065100A1 (en) Display device
US9559155B2 (en) Organic light emitting display device with short-circuit prevention
CN219553635U (zh) 显示装置
US11469286B2 (en) Display device with capacitor electrode overlapping gate electrode
CN115148157A (zh) 显示装置
US11832478B2 (en) Display device
US20240237426A9 (en) Display device
CN221510178U (zh) 显示装置
CN221634317U (zh) 显示装置
US20240274076A1 (en) Pixel circuit and display device having the same
US20240260356A1 (en) Display device
US11532266B2 (en) Display panel
US20240274083A1 (en) Display device
US20240324343A1 (en) Display device
US20240274078A1 (en) Display device
US20240312415A1 (en) Display apparatus
CN116267007A (zh) 显示装置
CN118447778A (zh) 显示装置
KR20220034290A (ko) 표시 패널
KR20220137212A (ko) 표시 장치
KR20220094324A (ko) 디스플레이 장치

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant