CN219285339U - 一种老化测试装置 - Google Patents
一种老化测试装置 Download PDFInfo
- Publication number
- CN219285339U CN219285339U CN202223607737.9U CN202223607737U CN219285339U CN 219285339 U CN219285339 U CN 219285339U CN 202223607737 U CN202223607737 U CN 202223607737U CN 219285339 U CN219285339 U CN 219285339U
- Authority
- CN
- China
- Prior art keywords
- test
- burn
- board
- region
- memory chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 283
- 230000032683 aging Effects 0.000 title abstract description 20
- 230000005611 electricity Effects 0.000 claims abstract description 3
- 238000005538 encapsulation Methods 0.000 claims abstract description 3
- 102100036508 Elongin BC and Polycomb repressive complex 2-associated protein Human genes 0.000 claims description 4
- 101000852151 Homo sapiens Elongin BC and Polycomb repressive complex 2-associated protein Proteins 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 3
- 238000012827 research and development Methods 0.000 abstract description 3
- 235000012431 wafers Nutrition 0.000 description 22
- 238000007689 inspection Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000013100 final test Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本申请公开了一种老化测试装置，用于存储芯片的老化测试，老化测试装置包括老化测试板和测试座，测试座通过一固定结构，可拆卸的固定在老化测试板上，老化测试座上放置待老化测试的存储芯片，存储芯片包括预设的晶圆测试点和BGA封装球，老化测试板上还包括预设测试区，预设测试区设有第一测试焊盘，第一测试焊盘与存储芯片内的预设的晶圆测试点通过老化测试板上的布线和测试座实现电连接。本申请的老化测试装置通过对应存储芯片的晶圆测试点设置第一测试焊盘，方便研发阶段对在晶圆上预留nand测试点的存储芯片调试，保证预留nand测试点的良率，避免不良存储芯片在后期使用过程中，晶圆测试点存在不良，导致后续使用出现问题。
Description
技术领域
本申请涉及芯片老化测试领域，尤其涉及一种老化测试装置。
背景技术
产品检测(FT)，是在晶圆通过了封装测试后对整个晶圆进行的检测。在封装过程中经常用来过滤有缺陷的芯片和无法覆盖的芯片测试，如高速测试等。一般来说，封装后的测试包括高温、室温、低温、抽样测试等几个测试环节。
芯片包装后，将被送往终测试，在不利环境下强制不稳定的芯片无效。试验过程中，旋转机内的高速运动会使焊接接头与焊接垫片机械结合不牢固，温度过高会加速电子元件的失效，芯片终会被放入特别的搁板，在正常运行数天后，这就是所谓的老化测试试验。现有的老化测试装置，需要将芯片放置在不同测试板进行，且针对晶圆上设置晶圆测试点的芯片目前没有一款对应的老化测试装置。
实用新型内容
本申请的目的是提供一种老化测试装置，用于对晶圆上设置晶圆测试点的存储芯片的老化测试，方便研发阶段调试。
本申请公开了一种老化测试装置，用于存储芯片的老化测试，所述老化测试装置包括老化测试板和测试座，所述测试座通过一固定结构，可拆卸的固定在所述老化测试板上，所述老化测试座上放置待老化测试的存储芯片，所述存储芯片包括预设的晶圆测试点和BGA封装球，所述老化测试板上还包括预设测试区，所述预设测试区设有第一测试焊盘，所述第一测试焊盘与所述存储芯片内的预设的晶圆测试点通过所述老化测试板上的布线和测试座实现电连接。
可选的，所述老化测试板还包括对应所述BGA封装球的信号测试区，所述信号测试区设有多个第二测试焊盘，所述第二测试焊盘与所述存储芯片内的BGA封装球通过所述老化测试板上的布线和测试座实现电连接。
可选的，所述老化测试板为PCB板，所述存储芯片为EPOP芯片，所述老化测试板上还设有所述存储芯片的电源测试点，所述电源测试点与所述第二测试焊盘设置在所述老化测试板的两侧，且相对设置，所述电源测试点与所述第二测试焊盘之间的间距大于所述测试座的长度。
可选的，所述预设测试区包括第一预设测试区和第二预设测试区，所述第一预设测试区和所述第二预设测试区均设有多个所述第一测试焊盘，所述第一预设测试区和所述第二预设测试区设置在所述老化测试板相邻的两侧，所述第二预设测试区与所述信号测试区间隔设置。
可选的，所述第二预设测试区的第一测试焊盘的数量大于所述第一预设测试区的第一测试焊盘的数量。
可选的，所述第一预设测试区内的相邻的两个第一测试焊盘之间的间距等于所述第二预设测试区内的相邻的两个第一测试焊盘之间的间距。
可选的，所述第一预设测试区内的相邻的两个第一测试焊盘之间的间距与所述第二预设测试区内的相邻的两个第一测试焊盘之间的间距的取值为2.52mm-2.56mm。
可选的，沿所述信号测试区的延伸方向上，所述老化测试板划分为第一区域、第二区域和第三区域，所述测试座设置在所述第一区域内，且与所述第一预设测试区内的第一测试焊盘以及所述第二预设测试区内的第一测试焊盘间隔设置，所述电源测试点和所述信号测试区设置在所述第二区域内，所述第三区域内设置外接接口。
可选的，沿所述信号测试区的延伸方向上，所述第三区域的宽度小于所述第二区域的宽度，所述第二区域的宽度等于所述第一区域的宽度。
可选的，所述测试座为正方体结构，所述测试座的四个角部设置有通孔，所述老化测试板对应所述通孔设置有固定孔，所述固定结构包括螺钉，所述螺钉传过所述通孔和所述固定孔将所述测试座固定在所述老化测试板上。
相对于现有的老化测试装置来说，本申请通过在老化测试板上设置对应存储芯片的上晶圆测试点的测试焊盘，通过对存储芯片上的晶圆测试点进行测试，以保证存储芯片作为存储器使用时可以正常运行，本申请的老化测试装置主要针对不良芯片作为存储器使用前的测试，方便研发阶段对在晶圆上预留nand测试点的存储芯片调试，保证预留nand测试点的良率，避免不良存储芯片制备的存储器在后期使用过程中，晶圆测试点存在不良，导致后续使用出现问题，给用户带来不好的体验。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1是本申请的一实施例的一种存储芯片示意图；
图2是本申请的一实施例的老化测试装置结构正面示意图；
图3是本申请的一实施例的老化测试装置结构背面示意图。
其中，100、老化测试装置；200、老化测试板；201、第一区域；202、第二区域；203、第三区域；210、预设测试区；2101、第一预设测试区；2102、第二预设测试区；211、第一测试焊盘；220、信号测试区；221、第二测试焊盘；230、电源测试点；240、外接接口；300、测试座；310、固定结构；320、固定孔；330、螺钉；400、存储芯片；410、晶圆测试点；420、BGA封装球。
具体实施方式
需要理解的是，这里所使用的术语、公开的具体结构和功能细节，仅仅是为了描述具体实施例，是代表性的，但是本申请可以通过许多替换形式来具体实现，不应被解释成仅受限于这里所阐述的实施例。
在本申请的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示相对重要性，或者隐含指明所指示的技术特征的数量。由此，除非另有说明，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征；“多个”的含义是两个或两个以上。术语“包括”及其任何变形，意为不排他的包含，可能存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。
另外，“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系的术语，是基于附图所示的方位或相对位置关系描述的，仅是为了便于描述本申请的简化描述，而不是指示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，或是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
下面参考附图和可选的实施例对本申请作详细说明。
如图1至图3所示，作为本申请的一实施例，公开了一种老化测试装置100，用于存储芯片400的老化测试，所述老化测试装置100包括老化测试板200和测试座300，所述测试座300通过一固定结构310，可拆卸的固定在所述老化测试板200上，所述老化测试座300上放置待老化测试的存储芯片400，所述存储芯片400包括预设的晶圆测试点410和BGA封装球420，所述老化测试板200上还包括预设测试区210，所述预设测试区210设有第一测试焊盘211，第一测试焊盘211也可以称之为Nand Flash测试点，所述第一测试焊盘211与所述存储芯片400内的预设的晶圆测试点410通过所述老化测试板200上的布线和测试座300实现电连接。
本申请用于存储芯片400老化测试的老化测试装置100是针对新的存储芯片400进行的设置，新的存储芯片400主要利用主控存在问题的芯片，在该问题芯片的晶圆上预留NAND测试点，即晶圆测试点410，该测试点封装时不需要植球，在后期作为存储器使用时可以作为连接外接设备的焊盘；具体的，本申请针对使用不良主控进行改进后的存储芯片400上的晶圆测试点410设置对应的第一测试焊盘211，通过第一测试焊盘211与测试座300将存储芯片400上的晶圆测试点410引出进行测试，以确保晶圆测试点410能够正常传输信号，进而保证预留nand测试点的良率，避免不良存储芯片400制备的存储器在后期使用过程中，晶圆测试点410存在不良，导致后续使用出现问题，给用户带来不好的体验。
一般的，所述老化测试板200为PCB板，所述存储芯片400为EPOP芯片，对于存储芯片400的测试不仅仅是晶圆测试点410的测试，所述老化测试板200还包括对应所述BGA封装球420的信号测试区220，所述信号测试区220设有多个第二测试焊盘221，也可以称之为EPOP测试点，所述第二测试焊盘221与所述存储芯片400内的BGA封装球420通过所述老化测试板200上的布线和测试座300实现电连接，在使用外接电源对老化测试板200通电后，从而使得测试座300内的存储芯片400能够正常运行，以实现老化测试。
所述老化测试板200上还设有所述存储芯片400的电源测试点230，所述电源测试点230与所述第二测试焊盘221设置在所述老化测试板200的两侧，且相对设置，所述电源测试点230与所述第二测试焊盘221之间的间距大于所述测试座300的长度。
为了方便晶圆测试点410的测试，将对应的预设测试区210分为两个测试区，具体的，所述预设测试区210包括第一预设测试区2101和第二预设测试区2102，所述第一预设测试区2101和所述第二预设测试区2102均设有多个所述第一测试焊盘211，所述第一预设测试区2101和所述第二预设测试区2102设置在所述老化测试板200相邻的两侧，所述第二预设测试区2102与所述信号测试区220间隔设置；通常所述第二预设测试区2102的第一测试焊盘211的数量大于所述第一预设测试区2101的第一测试焊盘211的数量，当然所述第一预设测试区2101的第一测试焊盘211的数量大于所述第二预设测试区2102的第一测试焊盘211的数量也是可以的，根据测试座300放置在老化测试板200后，老化测试版的布线设置进行调整。
其中，所述第一预设测试区2101内的相邻的两个第一测试焊盘211之间的间距等于所述第二预设测试区2102内的相邻的两个第一测试焊盘211之间的间距；所述第一预设测试区2101内的相邻的两个第一测试焊盘211之间的间距与所述第二预设测试区2102内的相邻的两个第一测试焊盘211之间的间距的取值为2.52mm-2.56mm，通常在制备过程中选择2.54mm作为相邻的两个第一测试焊盘211之间的间距。
沿所述信号测试区220的延伸方向上，所述老化测试板200划分为第一区域201、第二区域202和第三区域203，所述测试座300设置在所述第一区域201内，且与所述第一预设测试区2101内的第一测试焊盘211以及所述第二预设测试区2102内的第一测试焊盘211间隔设置，所述电源测试点230和所述信号测试区220设置在所述第二区域202内，所述第三区域203内设置外接接口240。沿所述信号测试区220的延伸方向上，所述第三区域203的宽度小于所述第二区域202的宽度，所述第二区域202的宽度等于所述第一区域201的宽度。
所述测试座300为正方体结构，所述测试座300的四个角部设置有通孔，所述老化测试板200对应所述通孔设置有固定孔320，所述固定结构310包括螺钉330，所述螺钉330传过所述通孔和所述固定孔320将所述测试座300固定在所述老化测试板200上。
需要说明的是,本申请的发明构思可以形成非常多的实施例，但是申请文件的篇幅有限，无法一一列出，因而，在不相冲突的前提下,以上描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例，各实施例或技术特征组合之后，将会增强原有的技术效果。
以上内容是结合具体的可选实施方式对本申请所作的进一步详细说明，不能认定本申请的具体实施只局限于这些说明。对于本申请所属技术领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本申请的保护范围。
Claims (10)
1.一种老化测试装置，用于存储芯片的老化测试，其特征在于，所述老化测试装置包括老化测试板和测试座，所述测试座通过一固定结构，可拆卸的固定在所述老化测试板上，所述老化测试座上放置待老化测试的存储芯片，所述存储芯片包括预设的晶圆测试点和BGA封装球，所述老化测试板上还包括预设测试区，所述预设测试区设有第一测试焊盘，所述第一测试焊盘与所述存储芯片内的预设的晶圆测试点通过所述老化测试板上的布线和测试座实现电连接。
2.如权利要求1所述的老化测试装置，其特征在于，所述老化测试板还包括对应所述BGA封装球的信号测试区，所述信号测试区设有多个第二测试焊盘，所述第二测试焊盘与所述存储芯片内的BGA封装球通过所述老化测试板上的布线和测试座实现电连接。
3.如权利要求2所述的老化测试装置，其特征在于，所述老化测试板为PCB板，所述存储芯片为EPOP芯片，所述老化测试板上还设有所述存储芯片的电源测试点，所述电源测试点与所述第二测试焊盘设置在所述老化测试板的两侧，且相对设置，所述电源测试点与所述第二测试焊盘之间的间距大于所述测试座的长度。
4.如权利要求3所述的老化测试装置，其特征在于，所述预设测试区包括第一预设测试区和第二预设测试区，所述第一预设测试区和所述第二预设测试区均设有多个所述第一测试焊盘，所述第一预设测试区和所述第二预设测试区设置在所述老化测试板相邻的两侧，所述第二预设测试区与所述信号测试区间隔设置。
5.如权利要求4所述的老化测试装置，其特征在于，所述第二预设测试区的第一测试焊盘的数量大于所述第一预设测试区的第一测试焊盘的数量。
6.如权利要求5所述的老化测试装置，其特征在于，所述第一预设测试区内的相邻的两个第一测试焊盘之间的间距等于所述第二预设测试区内的相邻的两个第一测试焊盘之间的间距。
7.如权利要求6所述的老化测试装置，其特征在于，所述第一预设测试区内的相邻的两个第一测试焊盘之间的间距与所述第二预设测试区内的相邻的两个第一测试焊盘之间的间距的取值为2.52mm-2.56mm。
8.如权利要求6所述的老化测试装置，其特征在于，沿所述信号测试区的延伸方向上，所述老化测试板划分为第一区域、第二区域和第三区域，所述测试座设置在所述第一区域内，且与所述第一预设测试区内的第一测试焊盘以及所述第二预设测试区内的第一测试焊盘间隔设置，所述电源测试点和所述信号测试区设置在所述第二区域内，所述第三区域内设置外接接口。
9.如权利要求8所述的老化测试装置，其特征在于，沿所述信号测试区的延伸方向上，所述第三区域的宽度小于所述第二区域的宽度，所述第二区域的宽度等于所述第一区域的宽度。
10.如权利要求9所述的老化测试装置，其特征在于，所述测试座为正方体结构，所述测试座的四个角部设置有通孔，所述老化测试板对应所述通孔设置有固定孔，所述固定结构包括螺钉，所述螺钉传过所述通孔和所述固定孔将所述测试座固定在所述老化测试板上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202223607737.9U CN219285339U (zh) | 2022-12-30 | 2022-12-30 | 一种老化测试装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202223607737.9U CN219285339U (zh) | 2022-12-30 | 2022-12-30 | 一种老化测试装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN219285339U true CN219285339U (zh) | 2023-06-30 |
Family
ID=86924572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202223607737.9U Active CN219285339U (zh) | 2022-12-30 | 2022-12-30 | 一种老化测试装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN219285339U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118330439A (zh) * | 2024-05-07 | 2024-07-12 | 晶瞻半导体(苏州)有限公司 | 一种半导体芯片测试电路和测试方法 |
-
2022
- 2022-12-30 CN CN202223607737.9U patent/CN219285339U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118330439A (zh) * | 2024-05-07 | 2024-07-12 | 晶瞻半导体(苏州)有限公司 | 一种半导体芯片测试电路和测试方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5308086B2 (ja) | ソケット及びこれを有する検査装置及び方法 | |
| US7129730B2 (en) | Probe card assembly | |
| JPH10185947A (ja) | プローブ・アダプタ | |
| KR101120211B1 (ko) | 다수의 접지면을 구비한 반도체 장치 | |
| CN219285339U (zh) | 一种老化测试装置 | |
| CN104865412A (zh) | 芯片测试板和芯片测试方法 | |
| JP2005010147A (ja) | 検査機能付きモジュール及びその検査方法。 | |
| JP4334473B2 (ja) | オープン／ショートテスタのためのマルチソケット基盤 | |
| JP2010537187A (ja) | マルチサイトプローブ | |
| WO1999054932A1 (en) | Leadless array package | |
| KR100687687B1 (ko) | 멀티칩 모듈 패키징 방법 | |
| KR101469222B1 (ko) | 반도체 패키지 테스트 소켓용 필름형 컨택부재, 필름형 컨택복합체 및 이를 포함하는 소켓 | |
| US7352197B1 (en) | Octal/quad site docking compatibility for package test handler | |
| KR101425606B1 (ko) | 반도체 패키지 테스트 소켓용 필름형 컨택복합체의 제조방법 | |
| JP2006278374A (ja) | 半導体装置及びその実装構造 | |
| CN111722079B (zh) | 一种集成电路老炼方案功能验证装置 | |
| US6433565B1 (en) | Test fixture for flip chip ball grid array circuits | |
| KR0141453B1 (ko) | 노운 굳 다이의 제조장치와 제조방법 | |
| WO2011140994A1 (zh) | 一种具有双层引脚的芯片 | |
| KR102205616B1 (ko) | 시스템 응용 보드와 사각 형상의 프로브 카드가 결합된 dut 테스트 시스템 | |
| JP3566157B2 (ja) | 半導体装置およびその製造方法 | |
| CN215449490U (zh) | 一种半导体芯片测试板卡 | |
| US20230358784A1 (en) | Method and apparatus for testing a semiconductor device | |
| CN220305990U (zh) | 一种存储器的测试装置 | |
| CN219285719U (zh) | 烧录装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 518000 floor 1, floor 2 and floor 3, No. 7, Xinfa East Road, Xiangshan community, Xinqiao street, Bao'an District, Shenzhen, Guangdong Province; No.5 1st, 2nd and 3rd floors Patentee after: Shenzhen Shi Creative Electronics Co.,Ltd. Country or region after: China Address before: Shenzhen Shishi Creative Electronics Co., Ltd., No. 5, Xinfa East Road, Xinqiao Street, Bao'an District, Shenzhen City, Guangdong Province, 518000 Patentee before: SHENZHEN SHICHUANGYI ELECTRONIC CO.,LTD. Country or region before: China |