CN219247817U - 延时电路及芯片 - Google Patents

延时电路及芯片 Download PDF

Info

Publication number
CN219247817U
CN219247817U CN202320643228.7U CN202320643228U CN219247817U CN 219247817 U CN219247817 U CN 219247817U CN 202320643228 U CN202320643228 U CN 202320643228U CN 219247817 U CN219247817 U CN 219247817U
Authority
CN
China
Prior art keywords
electrically connected
chip
resistor
interface
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202320643228.7U
Other languages
English (en)
Inventor
郭昶
支禹杰
冒小建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guixin Technology Shenzhen Co ltd
Original Assignee
Guixin Technology Shenzhen Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guixin Technology Shenzhen Co ltd filed Critical Guixin Technology Shenzhen Co ltd
Priority to CN202320643228.7U priority Critical patent/CN219247817U/zh
Application granted granted Critical
Publication of CN219247817U publication Critical patent/CN219247817U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Pulse Circuits (AREA)

Abstract

本实用新型提供一种延时电路及芯片，包括：隔离单元，所述隔离单元的输入端用于接收使能信号；第一电阻，所述第一电阻的第一端与所述隔离单元的输出端电连接；第一电容，所述第一电容的第一端与所述第一电阻的第二端电连接，所述第一电容的第二端接地；异或门电路，所述异或门电路的第一输入端用于接收使能信号，所述异或门电路的第二输入端与所述第一电阻的第二端电连接，所述异或门电路的输出端用于输出开关控制信号。本实用新型提供的延时电路及芯片，能够通过使能信号的单次变化，实现开关控制信号具有一定时间间隔的两次变化，减少了硬件开销。

Description

延时电路及芯片
技术领域
本实用新型涉及电子电路技术领域，尤其涉及一种延时电路及芯片。
背景技术
在模拟电路中有较大电阻和电容串联的电路的情况下，大电阻和大电容串联可以起到滤波的作用，在低噪声的应用中，这个滤波作用可以有效滤除来自电流源的噪声，副作用是，由于大电阻的存在，在电容上完成电压的建立需要比较长的时间，如果由其自然建立，这个时间可能会超过毫秒(ms)级，在芯片应用中是不可忍受的。所以在芯片上电过程中的短暂时间内，必须使得电容上的电压能够快速建立，现有技术中，通常在大电阻上并联一个开关，芯片上电过程中，开关闭合，先把大电阻短接，这样电容上的电压在很短的时间内(微秒级)建立，然后断开开关，大电阻接入，在正常工作中起到滤波作用。这里对开关的闭合再断开需要两步操作，且两步操作之间需要有一定的时间间隔，这个时间间隔的目的就是让电容完成电压的建立，这个时间是几微秒，对于芯片应用来讲是可以承受的。芯片的上电、使能等控制都是来自SPI(Serial Peripheral interface串行外围设备接口)，如果要用SPI来实现，则需要两步操作，在第一次写入高电平之后，等待一段时间，再控制SPI写入低电平，这个等待时间也就是前面提到的时间间隔，可以通过计数器来完成，这些都需要额外的数字开销。因此，在芯片中，如果这种快速建立的需求有很多处，采用上述数字控制分两次写入的方式进行控制，将造成极大的硬件开销。
实用新型内容
本实用新型提供的延时电路及芯片，能够通过使能信号的单次变化，实现开关控制信号具有一定时间间隔的两次变化，减少了硬件开销。
第一方面，本实用新型提供一种延时电路，包括：
隔离单元，所述隔离单元的输入端用于接收使能信号；
第一电阻，所述第一电阻的第一端与所述隔离单元的输出端电连接；
第一电容，所述第一电容的第一端与所述第一电阻的第二端电连接，所述第一电容的第二端接地；
异或门电路，所述异或门电路的第一输入端用于接收使能信号，所述异或门电路的第二输入端与所述第一电阻的第二端电连接，所述异或门电路的输出端用于输出开关控制信号。
可选地，所述隔离单元包括：
第一反相器，所述第一反相器的输入端用于接收使能信号；
第二反相器，所述第二反相器的输入端与所述第一反相器的输出端电连接，所述第二反相器的输出端与所述第一电阻的第一端电连接。
可选地，所述开关控制信号用于控制线性稳压器；其中，所述线性稳压器包括：
低通滤波器，所述低通滤波器的输入端与带隙基准电压源电连接，所述开关控制信号用于控制所述低通滤波器中的开关；
运算放大器，所述运算放大器的负相输入端与所述低通滤波器的输出端电连接，所述运算放大器的使能端用于接收所述使能信号；
第一MOS管，所述第一MOS管的栅极与所述运算放大器的输出端电连接，所述第一MOS管的第一端与直流转换电压源电连接；
第二电阻，所述第二电阻的第一端与所述第一MOS管的第二端电连接，所述第二电阻的第一端用于向外输出稳定电压；
第三电阻，所述第三电阻的第一端与所述第二电阻的第二端电连接，所述第三电阻的第二端接地，所述第三电阻的第一端还与所述运算放大器的正相输入端电连接。
可选地，所述低通滤波器包括：
第四电阻，所述第四电阻的第一端用于连接带隙基准电压源；
第二电容，所述第二电容的第一端与所述第二电阻的第二端电连接，所述第二电容的第二端接地；
开关，所述开关用于将所述第四电阻短路，所述开关控制信号用于控制所述开关的通断。
可选地，所述开关用于在所述开关控制信号为低电平时断开，所述开关控制信号为高电平时导通。
可选地，所述异或门电路用于在所述第二输入端的电压低于预定的门限电压时输出高电平，所述第二输入端的电压高于预定的门限电压时输出低电平。
第二方面，本实用新型提供一种芯片，所述芯片包括如上述任意一项所述的延时电路，所述延时电路的使能信号与所述芯片的SPI接口电连接。
可选地，所述芯片的SPI接口包括输入接口、输出接口、时钟信号接口和从设备片选信号接口，所述延时电路的使能信号与所述输入接口电连接。
可选地，所述芯片作为SPI从机与SPI主机电连接，其中，所述芯片的时钟信号接口与所述SPI主机的时钟信号接口电连接，所述芯片的输入接口与所述SPI主机的输出接口电连接，所述芯片的输出接口与所述SPI主机的输入接口电连接，所述芯片的从设备片选信号接口与所述SPI主机的从设备片选信号接口电连接。
可选地，所述SPI主机的输出接口向所述芯片的输入接口发送控制信息，以控制所述芯片的使能信号变化。
在本实用新型提供的技术方案中，通过第一电容和第一电阻，使异或门电路的第二输入接口收到一个变化的电压信号，当该变化的电压信号达到预定的门限值时，开关控制信号将会发生变化，从而，改变开关的状态，在第二输入接口的变化的电压信号由低到高的变化过程中，提供了两次开关状态变化的时间间隔。通过上述的方式，实现了单次使能信号的变化控制两次开关状态变化，减少了硬件的开销。
附图说明
图1为本实用新型一实施例延时电路的示意图；
图2为本实用新型一实施例延时电路时序的示意图；
图3为本实用新型一实施例延时电路的线性稳压器的示意图；
图4为本实用新型一实施例延时电路的线性稳压器时序的示意图；
图5为本实用新型一实施例芯片形成的SPI主从结构的示意图；
图6为本实用新型一实施例芯片形成的SPI主从结构的时序的示意图。
具体实施方式
为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
本实用新型实施例提供一种延时电路，如图1所示，包括：
隔离单元，所述隔离单元的输入端用于接收使能信号；
第一电阻，所述第一电阻的第一端与所述隔离单元的输出端电连接；
第一电容，所述第一电容的第一端与所述第一电阻的第二端电连接，所述第一电容的第二端接地；
异或门电路，所述异或门电路的第一输入端用于接收使能信号，所述异或门电路的第二输入端与所述第一电阻的第二端电连接，所述异或门电路的输出端用于输出开关控制信号。
作为一种可选的实施方式，继续如图1所示，所述隔离单元包括：
第一反相器，所述第一反相器的输入端用于接收使能信号；
第二反相器，所述第二反相器的输入端与所述第一反相器的输出端电连接，所述第二反相器的输出端与所述第一电阻的第一端电连接。
在图1中，包含两个反相器，第一反相器INV1和第二反相器INV2，第一电阻Rd，第一电容Cd，异或门电路XOR，EN为使能信号，SW为开关控制信号。INV1和INV2的作用是隔离EN和ENX，在EN信号拉高后，由于第一电阻Rd和第一电容Cd的存在，第一电容Cd开始充电，此时ENX从低电平慢慢升高，在ENX升高到异或门XOR的转换门限电压之前，XOR输出高电平，则此时SW为高，经过一定时间的充电，Cd上的电压超过XOR的转换门限，XOR输出低电平，即SW为低，从而开关控制信号的延时控制脉冲功能，这个延时的大小可以通过调节第一电阻Rd和第第一电容Cd的大小来决定，第一电阻Rd和第一电容Cd越大，的延时就越大，对于不同的模拟电路模块，可以根据自身的需求来调节第一电阻Rd和第一电容Cd的大小，对于数字控制和SPI来说，不会有任何额外的开销。通过前述的电路，各个节点的信号时序图如图2所示。
作为一种可选的实施方式，如图3所示，所述开关控制信号用于控制线性稳压器；其中，所述线性稳压器包括：
低通滤波器，所述低通滤波器的输入端与带隙基准电压源电连接，所述开关控制信号用于控制所述低通滤波器中的开关；
运算放大器，所述运算放大器的负相输入端与所述低通滤波器的输出端电连接，所述运算放大器的使能端用于接收所述使能信号；
第一MOS管，所述第一MOS管的栅极与所述运算放大器的输出端电连接，所述第一MOS管的第一端与直流转换电压源电连接；
第二电阻，所述第二电阻的第一端与所述第一MOS管的第二端电连接，所述第二电阻的第一端用于向外输出稳定电压；
第三电阻，所述第三电阻的第一端与所述第二电阻的第二端电连接，所述第三电阻的第二端接地，所述第三电阻的第一端还与所述运算放大器的正相输入端电连接。
作为一种可选的实施方式，所述低通滤波器包括：
第四电阻，所述第四电阻的第一端用于连接带隙基准电压源；
第二电容，所述第二电容的第一端与所述第二电阻的第二端电连接，所述第二电容的第二端接地；
开关，所述开关用于将所述第四电阻短路，所述开关控制信号用于控制所述开关的通断。
在上述的实施例中，由线性稳压器包括第一MOS管例如可以为PMOS管，运算放大器和两个电阻，即第二电阻R1和第三电阻R2构成,虚线框内是上文提到的第四电阻R、第二电容C组成的低通滤波器,用来滤除来自带隙基准电路产生的电压Vref,经过滤波过后的电压Vref_rc再接到运算放大器的负向输入端；Vdcdc是来自直流转换电压源DCDC的电压,这个电压存在一定的抖动,而且具有较大的噪声,Vcore是经过线性稳压器之后输出的较为干净的稳定电压,用于给芯片内部模块供电,该稳定电压的大小由R1、R2和Vref来决定,所以虚线框内的电路可以使线性稳压器输出干净的Vref_rc。
如图4所示，示出了线性稳压器的各信号时序，芯片上电后，来自DCDC的电压先建立起来，Vref是来自带隙基准的电压，也随之建立，随后使能控制EN拉起来，运算放大器开始建立，SW为高电平，开关闭合，使Vref_rc快速建立到和Vref一样的电压，然后SW置为低电平，开关断开，使电阻R和电容C组成低通滤波器，有效滤除来自带隙基准的噪声，从而得到一个干净的Vcore电压。t1为开关控制时钟SW的高电平保持时间，t2为Vref_rc建立时间，需要满足t1>t2，开关SW闭合后电阻很小，Vref_rc建立速度快，一般在几个微秒内即可完成，如果开关SW不闭合，则t2会很大，达到ms级别，因此，本实施方式中，通过开关控制信号自动的延时变化，来实现对SW的闭合和打开。
作为一种可选的实施方式，所述开关用于在所述开关控制信号为低电平时断开，所述开关控制信号为高电平时导通。
作为一种可选的实施方式，所述异或门电路用于在所述第二输入端的电压低于预定的门限电压时输出高电平，所述第二输入端的电压高于预定的门限电压时输出低电平。
本实用新型实施例提供一种芯片，所述芯片包括如上述任意一项所述的延时电路，所述延时电路的使能信号与所述芯片的SPI接口电连接。
作为一种可选的实施方式，所述芯片的SPI接口包括输入接口、输出接口、时钟信号接口和从设备片选信号接口，所述延时电路的使能信号与所述输入接口电连接。
作为一种可选的实施方式，所述芯片作为SPI从机与SPI主机电连接，其中，所述芯片的时钟信号接口与所述SPI主机的时钟信号接口电连接，所述芯片的输入接口与所述SPI主机的输出接口电连接，所述芯片的输出接口与所述SPI主机的输入接口电连接，所述芯片的从设备片选信号接口与所述SPI主机的从设备片选信号接口电连接。
在一些实施例中，SPI的架构如图5所示，由主机、从机和四根信号线组成，主机Master代表芯片软件等上层控制，从机Slave代表芯片内的寄存器，图4是SPI的时序逻辑，在Master向Slave发送控制比特前，片选信号—S—S拉低，时钟信号SCK由Master产生，接着开始发送工作脉冲到时钟线上，在相应的脉冲时间上，Master把信号发到MOSI实现“写”，同时可对MISO采样实现“读”。
作为一种可选的实施方式，所述SPI主机的输出接口向所述芯片的输入接口发送控制信息，以控制所述芯片的使能信号变化。
以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应该以权利要求的保护范围为准。

Claims (8)

1.一种延时电路，其特征在于，包括：
隔离单元，所述隔离单元的输入端用于接收使能信号；所述隔离单元包括：第一反相器，所述第一反相器的输入端用于接收使能信号；第二反相器，所述第二反相器的输入端与所述第一反相器的输出端电连接，所述第二反相器的输出端与第一电阻的第一端电连接；
第一电阻，所述第一电阻的第一端与所述隔离单元的输出端电连接；
第一电容，所述第一电容的第一端与所述第一电阻的第二端电连接，所述第一电容的第二端接地；
异或门电路，所述异或门电路的第一输入端用于接收使能信号，所述异或门电路的第二输入端与所述第一电阻的第二端电连接，所述异或门电路的输出端用于输出开关控制信号；所述开关控制信号用于控制线性稳压器；其中，所述线性稳压器包括：低通滤波器，所述低通滤波器的输入端与带隙基准电压源电连接，所述开关控制信号用于控制所述低通滤波器中的开关；运算放大器，所述运算放大器的负相输入端与所述低通滤波器的输出端电连接，所述运算放大器的使能端用于接收所述使能信号；第一MOS管，所述第一MOS管的栅极与所述运算放大器的输出端电连接，所述第一MOS管的第一端与直流转换电压源电连接；第二电阻，所述第二电阻的第一端与所述第一MOS管的第二端电连接，所述第二电阻的第一端用于向外输出稳定电压；第三电阻，所述第三电阻的第一端与所述第二电阻的第二端电连接，所述第三电阻的第二端接地，所述第三电阻的第一端还与所述运算放大器的正相输入端电连接。
2.根据权利要求1所述的延时电路，其特征在于，所述低通滤波器包括：
第四电阻，所述第四电阻的第一端用于连接带隙基准电压源；
第二电容，所述第二电容的第一端与所述第二电阻的第二端电连接，所述第二电容的第二端接地；
开关，所述开关用于将所述第四电阻短路，所述开关控制信号用于控制所述开关的通断。
3.根据权利要求2所述的延时电路，其特征在于，所述开关用于在所述开关控制信号为低电平时断开，所述开关控制信号为高电平时导通。
4.根据权利要求1所述的延时电路，其特征在于，所述异或门电路用于在所述第二输入端的电压低于预定的门限电压时输出高电平，所述第二输入端的电压高于预定的门限电压时输出低电平。
5.一种芯片，其特征在于，所述芯片包括如权利要求1-4任意一项所述的延时电路，所述延时电路的使能信号与所述芯片的SPI接口电连接。
6.根据权利要求5所述的芯片，其特征在于，所述芯片的SPI接口包括输入接口、输出接口、时钟信号接口和从设备片选信号接口，所述延时电路的使能信号与所述输入接口电连接。
7.根据权利要求6所述的芯片，其特征在于，所述芯片作为SPI从机与SPI主机电连接，其中，所述芯片的时钟信号接口与所述SPI主机的时钟信号接口电连接，所述芯片的输入接口与所述SPI主机的输出接口电连接，所述芯片的输出接口与所述SPI主机的输入接口电连接，所述芯片的从设备片选信号接口与所述SPI主机的从设备片选信号接口电连接。
8.根据权利要求7所述的芯片，其特征在于，所述SPI主机的输出接口向所述芯片的输入接口发送控制信息，以控制所述芯片的使能信号变化。
CN202320643228.7U 2023-03-15 2023-03-15 延时电路及芯片 Active CN219247817U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202320643228.7U CN219247817U (zh) 2023-03-15 2023-03-15 延时电路及芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202320643228.7U CN219247817U (zh) 2023-03-15 2023-03-15 延时电路及芯片

Publications (1)

Publication Number Publication Date
CN219247817U true CN219247817U (zh) 2023-06-23

Family

ID=86804566

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202320643228.7U Active CN219247817U (zh) 2023-03-15 2023-03-15 延时电路及芯片

Country Status (1)

Country Link
CN (1) CN219247817U (zh)

Similar Documents

Publication Publication Date Title
KR100342899B1 (ko) 전력 소비가 감소된 전하 펌핑 회로를 포함하는 승압기 및그 동작 방법
US7397227B2 (en) Fast-disabled voltage regulator circuit with low-noise feedback loop and operating method thereof
US10763833B2 (en) Multiphase oscillator circuit
CN108736875A (zh) 一种修调码值产生电路
US7746135B2 (en) Wake-up circuit
CN101836351A (zh) 具有脉动补偿的电压调节器
US20080203993A1 (en) Dynamically scaling apparatus for a system on chip power voltage
CN108121392A (zh) 电压调节电路
EP1856802B1 (en) Edge rate control for i2c bus applications
JPH06214679A (ja) 起動時リセット回路
US20140354258A1 (en) Supply voltage circuit
EP1026689A2 (en) Voltage down converter with switched hysteresis
CN219247817U (zh) 延时电路及芯片
WO1993020617A1 (en) Digital clock selection and changeover apparatus
CN100370691C (zh) 产生启动重置信号的电路及方法
CN112650377B (zh) 一种i2c总线上拉供电方法、电路及芯片
CN109240860B (zh) 一种上升沿加速电路及安装有该加速电路的总线电路
CN109818411B (zh) 一种适用于电源突变的电源开关电路、芯片及供电系统
CN114740933B (zh) 一种用于高压ldo的内部基准电源轨控制电路
JPH07104711A (ja) ポータブルターミナルにおけるｌｃｄ電源制御回 路
CN210136476U (zh) 适用于led显示屏芯片中的上电复位系统
CN102291645B (zh) 一种爆破音消除电路
CN109075702B (zh) 用于降低di/dt的装置和方法
JP3654878B2 (ja) 出力回路
US11799470B2 (en) Multi-purpose output circuitry

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant